納米工藝下集成電路的容軟錯誤技術(shù)研究
發(fā)布時間:2019-09-11 23:40
【摘要】:隨著半導(dǎo)體制造工藝的不斷進步,集成電路在不斷提升性能和降低功耗的同時,其可靠性也面臨了嚴(yán)重威脅。工藝節(jié)點的持續(xù)下降,使集成電路對環(huán)境愈發(fā)敏感,由高能粒子引起的軟錯誤不斷增加。軟錯誤嚴(yán)重威脅了電路的正常工作,降低了系統(tǒng)的可靠性。本論文以提高集成電路可靠性為出發(fā)點,針對集成電路中出現(xiàn)的軟錯誤,對電路級容錯技術(shù)進行了深入研究,主要工作如下:首先,介紹了影響集成電路可靠性的相關(guān)因素,指出以單粒子翻轉(zhuǎn)和單粒子瞬態(tài)為代表的單粒子事件是導(dǎo)致集成電路出現(xiàn)軟錯誤的主要原因。闡述了集成電路軟錯誤的相關(guān)概念并研究軟錯誤的產(chǎn)生機理,在此基礎(chǔ)上對軟錯誤的產(chǎn)生機理、傳播特性和防護方法進行了詳細分析。其次,在了解常用的容錯技術(shù)之后,針對現(xiàn)有的多種經(jīng)典容錯技術(shù)手段進行了深入的研究,重點闡述了組合邏輯單元和時序邏輯單元常用的容忍軟錯誤加固技術(shù),并分析了各種方法的優(yōu)缺點。通過對比每種策略的優(yōu)點與不足,本文提出CFL-SET和SINV兩種對單粒子翻轉(zhuǎn)免疫的低開銷加固鎖存器。兩種鎖存器利用具有過濾功能的C單元來屏蔽出現(xiàn)在鎖存器內(nèi)部節(jié)點的軟錯誤。CFL-SET鎖存器利用具有過濾功能的C單元構(gòu)建反饋回路,并在鎖存器末端使用鐘控C單元來阻塞傳播至輸出端的軟錯誤。HSPICE仿真結(jié)果顯示,在與TMR鎖存器同等可靠性的情況下,CFL-SET鎖存器面積下降50%,延遲下降92%,功耗下降67%,功耗延遲積下降97%。SINV鎖存器采用4個輸入分離的反相器構(gòu)成一個雙模互鎖結(jié)構(gòu),并在輸出端增加鐘控C單元以屏蔽輸出端的瞬態(tài)故障。HSPICE仿真結(jié)果顯示,SINV鎖存器和參與對比的現(xiàn)有主流加固結(jié)構(gòu)相比,延遲平均下降61%,功耗平均下降11%,功耗延遲積(PDP)平均下降59%,面積開銷平均增加40%。最后,針對本文提出的兩種加固鎖存器結(jié)構(gòu),使用HSPICE進行了詳盡的故障注入實驗驗證了其可靠性,并使用PDP指標(biāo)對本文提出的兩種加固結(jié)構(gòu)以及現(xiàn)有加固結(jié)構(gòu)的容錯能力和性能進行了評估和比較。實驗證明,本文提出的兩種加固鎖存器不僅能有效提高電路的可靠性并且具有較小的功耗、面積開銷,具有高度可靠性。本課題提出的兩種高可靠加固鎖存器,豐富了集成電路的容錯技術(shù),為集成電路的容軟錯誤提供了實際方案,具有重要意義。
【圖文】:
當(dāng)價格不變時,半導(dǎo)體芯片上集成的晶體管數(shù)量將每年翻一番,其性能逡逑也翻一番。1的5年,他又將摩爾定律修正為芯片上集成的晶體管數(shù)量將每18個逡逑月翻一番W。圖1.1所示為過去45年英特爾公司CPU中集成的晶體管數(shù)量的增逡逑長情況。隨著半導(dǎo)體技術(shù)的不斷發(fā)展,集成電路規(guī)模不斷增長,集成度不斷上升,逡逑使其數(shù)據(jù)處理能力不斷提高,與此同時單片集成電路的成本也不斷降低。由于半逡逑導(dǎo)體的幾何尺寸不斷減少使我們在同樣大小趕片上集成更多的晶體管,并且芯片逡逑可1^^更高的速度工作,故而單片芯片的價格也越來越便宜。自1971年Intel發(fā)逡逑布世界上第一款商用計算機微處理器4004宣布的10^111起,經(jīng)過幾十年的不斷逡逑發(fā)展,半導(dǎo)體器件的特征尺寸己經(jīng)進化到Intel邋2014年最新推出的Core邋M處理逡逑器中采用的14nm級別,集成電路的制造工藝己全面進入納米時代。圖1.2為2011逡逑年國際半導(dǎo)體技術(shù)藍圖ITRS公布的
逡逑圖1.1英特爾CPU晶體管數(shù)量X棾で魘棋義希疲椋玨澹保卞澹桑睿簦澹戾澹茫校斟澹裕潁崠潁螅椋螅保海錚蟈澹茫錚酰睿翦澹牽潁錚鰨簦楨澹裕潁澹睿溴義希保梗叮的輳叢攏⑻囟詞既酥桓甑牽磕Χ凇叮牛歟澹悖簦潁錚睿椋悖蟆吩又舊戲⒈砦膩義險略ぱ裕奔鄹癲槐涫,皻枥^逍酒霞傻木騫蓯拷磕攴環(huán),其虚嗆辶x弦卜環(huán)#鋇模的輳紙Χ尚拚酒霞傻木騫蓯拷浚保父鰣義顯路環(huán)。哇E保彼疚ィ矗的曖⑻囟荊茫校罩屑傻木騫蓯康腦鰣義銑で榭。随着皻枥^寮際醯牟歡戲⒄梗傻緶飯婺2歡顯齔,集成度矚g仙仙,辶x鮮蠱涫荽砟芰Σ歡咸岣擼氪送鋇テ傻緶返某殺疽膊歡轄檔汀S捎詘脲義系繼宓募負緯嘰綺歡霞跎偈刮頤竊諭笮「掀霞篩嗟木騫,并且芯片辶x峽桑保蓿薷叩乃俁裙ぷ鰨識テ酒募鄹褚蒼嚼叢獎鬩。自19AP蹦輳桑睿簦澹旆㈠義喜際瀾縞系諞豢釕逃眉撲慊⒋砥鰨矗埃埃蔥嫉模保埃蓿保保逼,
本文編號:2534737
【圖文】:
當(dāng)價格不變時,半導(dǎo)體芯片上集成的晶體管數(shù)量將每年翻一番,其性能逡逑也翻一番。1的5年,他又將摩爾定律修正為芯片上集成的晶體管數(shù)量將每18個逡逑月翻一番W。圖1.1所示為過去45年英特爾公司CPU中集成的晶體管數(shù)量的增逡逑長情況。隨著半導(dǎo)體技術(shù)的不斷發(fā)展,集成電路規(guī)模不斷增長,集成度不斷上升,逡逑使其數(shù)據(jù)處理能力不斷提高,與此同時單片集成電路的成本也不斷降低。由于半逡逑導(dǎo)體的幾何尺寸不斷減少使我們在同樣大小趕片上集成更多的晶體管,并且芯片逡逑可1^^更高的速度工作,故而單片芯片的價格也越來越便宜。自1971年Intel發(fā)逡逑布世界上第一款商用計算機微處理器4004宣布的10^111起,經(jīng)過幾十年的不斷逡逑發(fā)展,半導(dǎo)體器件的特征尺寸己經(jīng)進化到Intel邋2014年最新推出的Core邋M處理逡逑器中采用的14nm級別,集成電路的制造工藝己全面進入納米時代。圖1.2為2011逡逑年國際半導(dǎo)體技術(shù)藍圖ITRS公布的
逡逑圖1.1英特爾CPU晶體管數(shù)量X棾で魘棋義希疲椋玨澹保卞澹桑睿簦澹戾澹茫校斟澹裕潁崠潁螅椋螅保海錚蟈澹茫錚酰睿翦澹牽潁錚鰨簦楨澹裕潁澹睿溴義希保梗叮的輳叢攏⑻囟詞既酥桓甑牽磕Χ凇叮牛歟澹悖簦潁錚睿椋悖蟆吩又舊戲⒈砦膩義險略ぱ裕奔鄹癲槐涫,皻枥^逍酒霞傻木騫蓯拷磕攴環(huán),其虚嗆辶x弦卜環(huán)#鋇模的輳紙Χ尚拚酒霞傻木騫蓯拷浚保父鰣義顯路環(huán)。哇E保彼疚ィ矗的曖⑻囟荊茫校罩屑傻木騫蓯康腦鰣義銑で榭。随着皻枥^寮際醯牟歡戲⒄梗傻緶飯婺2歡顯齔,集成度矚g仙仙,辶x鮮蠱涫荽砟芰Σ歡咸岣擼氪送鋇テ傻緶返某殺疽膊歡轄檔汀S捎詘脲義系繼宓募負緯嘰綺歡霞跎偈刮頤竊諭笮「掀霞篩嗟木騫,并且芯片辶x峽桑保蓿薷叩乃俁裙ぷ鰨識テ酒募鄹褚蒼嚼叢獎鬩。自19AP蹦輳桑睿簦澹旆㈠義喜際瀾縞系諞豢釕逃眉撲慊⒋砥鰨矗埃埃蔥嫉模保埃蓿保保逼,
本文編號:2534737
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2534737.html
最近更新
教材專著