【摘要】：在過去的十幾年里SoC芯片設(shè)計技術(shù)得到了飛速發(fā)展,而所謂的SoC是指將微處理器、IP核和存儲器(或者是存儲控制接口)集成在單一芯片上。隨著SoC芯片設(shè)計技術(shù)復(fù)雜性的進一步提高,以及設(shè)計時間要求的縮短,單芯片的集成度越來越高,同時也為IP核的復(fù)用帶來了許多問題,比如對IP核性能指標(biāo)的評估、IP核在SoC中的集成互連實現(xiàn)、系統(tǒng)集成之后SoC芯片的驗證等。本文首先分析了PCI和PLB總線的特點和傳輸協(xié)議,然后在理解PCI和PLB協(xié)議的基礎(chǔ)上對PCI-PLB橋的功能進行深入研究,繼而在SoC芯片集成過程中實現(xiàn)PCI-PLB橋與PLB總線和PCI總線的互連。之后,設(shè)計了PCI功能模型,具體包括pci_bfm模塊、master_modle模塊、target_modle模塊和arbiter模塊;接著提出PCI-PLB橋的功能驗證方案,搭建測試所需的仿真環(huán)境,在仿真環(huán)境方面本文分別從單一模塊虛擬仿真環(huán)境、互聯(lián)集成完成后的系統(tǒng)級虛擬仿真環(huán)境以及FPGA驗證板三個層級進行分析研究。最后,對PCI-PLB橋的功能進行了仿真驗證,并對驗證結(jié)果結(jié)合手冊中功能點描述進行詳細分析。通過以上工作,本文實現(xiàn)了SoC芯片中PCI設(shè)備與芯片的正常通信,PCI-PLB橋在33MHz和66MHz時鐘下具備自適應(yīng)能力,滿足協(xié)議及系統(tǒng)對PCI端和PLB端的操作要求,性能能夠滿足SoC芯片系統(tǒng)應(yīng)用,能夠指導(dǎo)后續(xù)項目中PCI-PLB橋IP核的應(yīng)用。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN47

【參考文獻】

相關(guān)期刊論文 前1條

1 樓媛;蔣劍飛;毛志剛;;片上互連中Pre-emphasis電路的研究[J];微電子學(xué)與計算機;2013年05期

，

本文編號：2530229