新型銅互連阻擋層材料Ru的CMP研究
發(fā)布時(shí)間:2019-07-30 08:04
【摘要】:在32 nm技術(shù)節(jié)點(diǎn)中,采用Ta/TaN作為Cu互連線的粘附擴(kuò)散阻擋層。但是隨著IC技術(shù)的不斷發(fā)展,集成電路向著高集成度和高性能化方向發(fā)展。當(dāng)技術(shù)節(jié)點(diǎn)達(dá)到16 nm以下時(shí),新材料Ru由于具有更低的電阻率,可以實(shí)現(xiàn)無籽晶層Cu直接電鍍,因此將成為替代Ta/TaN作為Cu互連粘附阻擋層的熱門材料。但是關(guān)于Ru的化學(xué)機(jī)械拋光還很少有報(bào)道。因此研究Ru的化學(xué)機(jī)械拋光性能和工藝有著重要的意義。論文首先研究了Ru的化學(xué)機(jī)械拋光工藝參數(shù),結(jié)果表明,使用優(yōu)化的工藝參數(shù):壓力2 psi,流量150 ml/min,拋光頭轉(zhuǎn)速60 rpm,拋光盤轉(zhuǎn)速65 rpm,得到Ru的去除率(MRR)為25.6 nm/min,表面粗糙度(RMS)達(dá)到1.96?(測(cè)試范圍:10μm×10μm)。同時(shí),為了得到較高的Ru拋光去除速率,本文研究了FA/OⅠ螯合劑和H2O2氧化劑對(duì)Ru的拋光去除速率和靜態(tài)腐蝕速率的影響。實(shí)驗(yàn)結(jié)果表明,隨著H2O2濃度的增加,在拋光過程中,Ru表面形成了致密氧化層,導(dǎo)致Ru的拋光去除速率和靜態(tài)腐蝕速率先增加后減少。通過電化學(xué)方法對(duì)Ru表面的腐蝕情況進(jìn)行了分析研究。結(jié)果表明,FA/OⅠ螯合劑能通過與Ru的氧化物((RuO4)2-和RuO4-)形成可溶性胺鹽([R(NH3)4](RuO4)2)提高Ru的去除速率。另外,通過調(diào)節(jié)FA/OⅠ螯合劑和H2O2氧化劑的濃度,可以使Ru與Cu的拋光速率達(dá)到1:1,有助于在拋光過程中降低阻擋層的腐蝕,滿足工業(yè)生產(chǎn)要求。最后,在拋光液中加入了少量的Ⅰ型非離子表面活性劑,有效的降低了金屬Ru CMP后表面粗糙度。
【圖文】:
河 北 工 業(yè) 大 學(xué) 碩 士 學(xué) 位 論 文第一章 緒論遷移特性強(qiáng),電阻率低(1.68 μ .cm),能有效的降低互(RC),因此,在極大規(guī)模集成電路(GLSI)中 Cu 布線廣泛采用大馬士革(雙相嵌)結(jié)構(gòu)實(shí)現(xiàn) Cu 布線互連,同擴(kuò)散阻擋層[2],其典型結(jié)構(gòu)如圖 1.1 所示。
圖 1.2 雙大馬士革工藝流程Fig 1.2 Dual damascene process flow,隨著集成電路技術(shù)的不斷發(fā)展,特征尺寸越來越小,布線層數(shù)也不前所應(yīng)用的 Cu 互連技術(shù)也受到了很大的挑戰(zhàn)。因此,,對(duì)于集成電路面臨著兩個(gè)挑戰(zhàn):一是降低互連引線的延遲時(shí)間,提高芯片的響應(yīng)電遷移、介電應(yīng)力、溫度循環(huán)應(yīng)力和應(yīng)力遷移等問題,提高芯片的延時(shí)主要與互連材料電阻 R 和互連系統(tǒng)分布電容 C 有關(guān)[3],因此,電阻是降低 RC 延遲的有效方法之一。要降低 Cu 互連線電阻,可率的金屬材料代替 Ta/TaN 擴(kuò)散阻擋層,通過減小 Cu 擴(kuò)散阻擋層/的總厚度來增加 Cu 在雙鑲嵌工藝溝槽中的填充體積,使在相同的具有更低的電阻率。線寬的減小、溝槽深寬比的增加,傳統(tǒng)的物理汽相淀積(PVD)淀法逐漸不能滿足工藝臺(tái)階覆蓋的要求,導(dǎo)致下一步雙鑲嵌工藝中電充溝槽而在 Cu 線中產(chǎn)生空洞[4,6],是引起互連可靠性問題主要原因率、與 Cu 粘附性能好的材料代替 Ta/TaN 擴(kuò)散阻擋層,可以實(shí)現(xiàn) C去了 PVD 淀積 Cu 籽晶層的步驟,提高了互連線的可靠性[2]。Ru
【學(xué)位授予單位】:河北工業(yè)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2015
【分類號(hào)】:TN405.97
本文編號(hào):2520760
【圖文】:
河 北 工 業(yè) 大 學(xué) 碩 士 學(xué) 位 論 文第一章 緒論遷移特性強(qiáng),電阻率低(1.68 μ .cm),能有效的降低互(RC),因此,在極大規(guī)模集成電路(GLSI)中 Cu 布線廣泛采用大馬士革(雙相嵌)結(jié)構(gòu)實(shí)現(xiàn) Cu 布線互連,同擴(kuò)散阻擋層[2],其典型結(jié)構(gòu)如圖 1.1 所示。
圖 1.2 雙大馬士革工藝流程Fig 1.2 Dual damascene process flow,隨著集成電路技術(shù)的不斷發(fā)展,特征尺寸越來越小,布線層數(shù)也不前所應(yīng)用的 Cu 互連技術(shù)也受到了很大的挑戰(zhàn)。因此,,對(duì)于集成電路面臨著兩個(gè)挑戰(zhàn):一是降低互連引線的延遲時(shí)間,提高芯片的響應(yīng)電遷移、介電應(yīng)力、溫度循環(huán)應(yīng)力和應(yīng)力遷移等問題,提高芯片的延時(shí)主要與互連材料電阻 R 和互連系統(tǒng)分布電容 C 有關(guān)[3],因此,電阻是降低 RC 延遲的有效方法之一。要降低 Cu 互連線電阻,可率的金屬材料代替 Ta/TaN 擴(kuò)散阻擋層,通過減小 Cu 擴(kuò)散阻擋層/的總厚度來增加 Cu 在雙鑲嵌工藝溝槽中的填充體積,使在相同的具有更低的電阻率。線寬的減小、溝槽深寬比的增加,傳統(tǒng)的物理汽相淀積(PVD)淀法逐漸不能滿足工藝臺(tái)階覆蓋的要求,導(dǎo)致下一步雙鑲嵌工藝中電充溝槽而在 Cu 線中產(chǎn)生空洞[4,6],是引起互連可靠性問題主要原因率、與 Cu 粘附性能好的材料代替 Ta/TaN 擴(kuò)散阻擋層,可以實(shí)現(xiàn) C去了 PVD 淀積 Cu 籽晶層的步驟,提高了互連線的可靠性[2]。Ru
【學(xué)位授予單位】:河北工業(yè)大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位授予年份】:2015
【分類號(hào)】:TN405.97
【參考文獻(xiàn)】
相關(guān)期刊論文 前1條
1 李彥磊;段波;周建偉;楊瑞霞;牛新環(huán);;CMP工藝參數(shù)對(duì)TiO_2薄膜去除速率的影響[J];微納電子技術(shù);2014年05期
相關(guān)碩士學(xué)位論文 前1條
1 陳飛;基于鉬基薄膜的銅互連擴(kuò)散阻擋層及化學(xué)機(jī)械拋光研究[D];復(fù)旦大學(xué);2012年
本文編號(hào):2520760
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2520760.html
最近更新
教材專著