【摘要】：隨著半導體技術變得越來越成熟,芯片的集成度越來越高,越來越多的功能都集成在了很小的芯片上。然而,芯片超高的集成度也給超大規(guī)模集成電路測試帶來了嚴峻挑戰(zhàn),其中如何減少龐大的測試數(shù)據(jù)量和降低芯片測試時產生的高功耗,已經成為工業(yè)界與學術界迫切想要解決的問題。本文分析了芯片測試過程中高測試功耗的原因和所帶來的危害,介紹了目前已經提出的一些測試數(shù)據(jù)壓縮方法和低功耗測試方法,同時指出了測試數(shù)據(jù)壓縮技術與低功耗測試技術之間的矛盾。在此基礎上,提出了兩種低功耗測試數(shù)據(jù)壓縮方案。本文針對LFSR重播種過程中測試功耗較高,以及在考慮功耗的同時如何兼顧LFSR的編碼效率等問題,提出了一種先通過分段相容編碼優(yōu)化測試激勵,再合并測試立方的標記位,最后使用LFSR重播種的低功耗測試方法。編碼時,首先以同時減少確定位數(shù)量和移位功耗為目標,把測試立方分為不同類型的數(shù)據(jù)段,并引入標記位加以區(qū)分。然后利用標記位中的X,通過合并相互兼容的標記位,繼續(xù)減少經過編碼的測試立方中的確定位。方案根據(jù)標記位的兼容性,提出一種基于標記的分組算法,對測試集中的測試立方進行劃分和重排序。實驗結果表明該方案的平均壓縮率達到94.15%,且對平均功耗的降低程度平均達到75.18%,可以有效降低測試功耗�；赩iterbi算法的測試數(shù)據(jù)壓縮方法有較好的壓縮效率,并且編碼效率不依賴于測試通道數(shù)量,但是存在著測試功耗過高的缺點,同時當測試立方集中含有較多確定位時,編碼成功率和編碼效率會顯著下降。本文提出一種基于Viterbi算法的低功耗測試壓縮方案,首先利用測試立方的X位做低功耗填充,來增強解碼后測試模式相鄰位之間的一致性,然后以增加測試立方中的X位為目標進行分段相容編碼,將填充后的大量確定位重新編碼為X位,從而提高Viterbi壓縮中種子的編碼效率,最后利用Viterbi算法壓縮重編碼后的測試立方集。整體方案以分段相容編碼思想為基礎,建立了一個協(xié)同解決測試壓縮和測試功耗問題的測試框架。實驗結果表明,所提出的方案可以提高測試壓縮率,并且降低測試功耗。
【圖文】：

＇．逡逑圖１．２測試成本主要姐成部分逡逑Ｆｉｇ邋１．２邋Ｔｈｅ邋ｍａｉｎ邋ｃｏｍｐｏｎｅｎｔｓ邋ｏｆ邋ｔｅｓｔ邋ｃｏｓｔ逡逑另一方面，目前測試功耗已經成為集成電路測試中的關鍵性技術挑戰(zhàn)。隨著逡逑半導體工藝的不斷進步，集成度和時鐘頻率提高很快，但是伴隨而來的是芯片在逡逑生產過程中會出現(xiàn)越來越多的故障，其中許多故障與時序有關。因此，在芯片測逡逑試中需要采用實速測試，使得測試時的時鐘頻率與芯片實際工作時的時鐘頻率相逡逑同。目前芯片在實速測試中遇到越來越多的挑戰(zhàn)，其中，測試中的高功耗問題是逡逑最值得注意的。逡逑目前，集成電路上的晶體管密度增長速度仍然很快，同時芯片上的功耗密度逡逑２逡逑

逑１９８４邐１９９０邐１９９５邐２０００邐２００５邐２０１０邐２０巧邋２０２０邐２０２５逡逑圖１．１邋ＡＴＥ成本和設備接口成本的變化趨勢逡逑Ｆｉｇ邋１．１邋Ｔｒｅｎｄ邋ｏｆ邋ＡＴＥ邋ｃｏｓｔ邋ａｎｄ邋ｉｎｔｅｒｆａｃｅ邋ｃｏｓｔ逡逑試—皆車］逡逑冿比開銷逡逑Ｉ邋巧…’．」邋ｒ測試數(shù)據(jù)量邐ｒ＊邐Ｊ逡逑測試覆蓋率＇．逡逑圖１．２測試成本主要姐成部分逡逑Ｆｉｇ邋１．２邋Ｔｈｅ邋ｍａｉｎ邋ｃｏｍｐｏｎｅｎｔｓ邋ｏｆ邋ｔｅｓｔ邋ｃｏｓｔ逡逑另一方面，目前測試功耗已經成為集成電路測試中的關鍵性技術挑戰(zhàn)。隨著逡逑半導體工藝的不斷進步，，集成度和時鐘頻率提高很快，但是伴隨而來的是芯片在逡逑生產過程中會出現(xiàn)越來越多的故障，其中許多故障與時序有關。因此，在芯片測逡逑試中需要采用實速測試，使得測試時的時鐘頻率與芯片實際工作時的時鐘頻率相逡逑同。目前芯片在實速測試中遇到越來越多的挑戰(zhàn)，其中，測試中的高功耗問題是逡逑最值得注意的。逡逑目前，集成電路上的晶體管密度增長速度仍然很快，同時芯片上的功耗密度逡逑２逡逑
【學位授予單位】：合肥工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN407

【相似文獻】

相關期刊論文 前10條

1 Ressell Schlager;規(guī)劃綜合性強、性價比高的芯片測試策略[J];半導體技術;2003年06期

2 ADVANTEST CORPORATION;;T2000 LSMF/800MDM/PMU32/AAWGD消費類芯片測試介紹[J];中國集成電路;2008年10期

3 王俊;方燕飛;李岱峰;鄭巖;;大規(guī)模芯片測試系統(tǒng)的研究與實現(xiàn)[J];計算機工程;2012年16期

4 林品旭;謝欣穎;江衍緒;;系統(tǒng)單芯片測試之趨勢及未來挑戰(zhàn)[J];集成電路應用;2001年05期

5 李娜;江志斌;鄭力;李杰;;芯片測試環(huán)節(jié)質量重入隨機系統(tǒng)建模與性能分析[J];系統(tǒng)工程理論與實踐;2011年08期

6 蔣向輝;;故障芯片測試中功能模塊劃分方法研究[J];制造業(yè)自動化;2009年05期

7 王黨輝;樊曉椏;高德遠;張盛兵;安建峰;;基于數(shù)據(jù)切片的系統(tǒng)芯片測試控制技術研究[J];測試技術學報;2006年03期

8 楊麗;常國鋒;張丹;;半導體芯片測試數(shù)據(jù)傳輸方法的研究[J];新鄉(xiāng)學院學報(自然科學版);2009年01期

9 ;時代民芯完成兩億只二代身份證芯片測試[J];電子產品世界;2008年04期

10 陳新武;牟光臣;柳青梅;;系統(tǒng)芯片測試調度模型及其調度算法[J];信陽師范學院學報(自然科學版);2008年02期

相關會議論文 前2條

1 易指松;陳俊;王憶文;;基于C#語言.NET Framework平臺的芯片測試中轉系統(tǒng)[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

2 王偉;李曉維;張佑生;方芳;;芯片測試中的功耗控制技術[A];第四屆中國測試學術會議論文集[C];2006年

相關重要報紙文章 前3條

1 吳珊紅;首鋼日電購買安捷倫93000系列單芯片測試系統(tǒng)[N];國際商報;2004年

2 本報記者 陳炳欣;TD-LTE：終端芯片測試仍是難點[N];中國電子報;2012年

3 記者 葉青 通訊員 魏妮娜;搭建LED芯片測試與分選平臺[N];廣東科技報;2010年

相關博士學位論文 前1條

1 張弘;面向系統(tǒng)芯片測試的設計優(yōu)化技術研究[D];西安電子科技大學;2004年

相關碩士學位論文 前10條

1 鄭瀏e

本文編號：2516551