【摘要】：在信息技術(shù)快速發(fā)展的今天,大幅增加的數(shù)據(jù)信息量,使得人們對(duì)信息傳輸速率提出了更高的要求。由于自身技術(shù)的缺陷,傳統(tǒng)I/O接口電路越來(lái)越不能滿足這種需求。鑒于這種情況,急切需要一種新的接口技術(shù)來(lái)提供更高的數(shù)據(jù)傳輸速率,并且兼具噪聲低、功耗低、成本低等優(yōu)勢(shì)。而具有高速、低功耗、低噪聲及低成本的低壓差分信號(hào)傳輸(LVDS:Low Voltage Differential Signaling)新技術(shù)為這一問(wèn)題的解決帶來(lái)了可能。本文在對(duì)高速接口電路深入研究的基礎(chǔ)上,設(shè)計(jì)一種高速LVDS串行接口發(fā)送端電路。電路整體結(jié)構(gòu)包括:LVDS主體驅(qū)動(dòng)電路、并串轉(zhuǎn)換電路、單端轉(zhuǎn)差分電路、帶隙基準(zhǔn)電路、電壓-電流轉(zhuǎn)換電路。LVDS主體驅(qū)動(dòng)電路將CMOS信號(hào)轉(zhuǎn)換成LVDS信號(hào),并為信號(hào)傳輸提供驅(qū)動(dòng)能力。分析比較LVDS驅(qū)動(dòng)器不同實(shí)現(xiàn)方式的優(yōu)缺點(diǎn),選擇合適的電路結(jié)構(gòu)設(shè)計(jì)該電路,采用一種新的共模反饋電路,通過(guò)反饋電壓直接調(diào)節(jié)輸出共模電壓,與一般間接調(diào)節(jié)模式相比,這種新的調(diào)節(jié)模式對(duì)輸出共模電壓的穩(wěn)定更加直接有效。并串轉(zhuǎn)換功能由兩部分來(lái)實(shí)現(xiàn),在數(shù)字域,輸入的10路并行信號(hào)經(jīng)過(guò)兩個(gè)5:1MUX電路,轉(zhuǎn)換成2路并行信號(hào),再經(jīng)過(guò)模擬域基于CML結(jié)構(gòu)的2:1MUX電路,實(shí)現(xiàn)電路的并串轉(zhuǎn)換,這種設(shè)計(jì)方式避開數(shù)字傳輸能力的限制,提高數(shù)據(jù)傳輸速率。單端轉(zhuǎn)差分電路為驅(qū)動(dòng)電路的信號(hào)預(yù)處理電路,將輸入的單端信號(hào)轉(zhuǎn)換成差分信號(hào)。帶隙基準(zhǔn)電壓源和電壓-電流轉(zhuǎn)換電路作為發(fā)送端輔助電路。帶隙基準(zhǔn)電壓源采用放大器鉗位傳統(tǒng)方式實(shí)現(xiàn),同時(shí)在電路中引入曲率補(bǔ)償電路,實(shí)現(xiàn)基準(zhǔn)電壓源的低溫漂�；鶞�(zhǔn)電壓源為共模反饋電路提供一個(gè)精準(zhǔn)的參考電壓,作為輸出共模電壓的參考值。電壓-電流轉(zhuǎn)換電路為驅(qū)動(dòng)電路提供一個(gè)高精度的偏置電流。最后介紹了版圖設(shè)計(jì)的基本流程及其設(shè)計(jì)中應(yīng)注意的一些通用規(guī)則,基于TSMC 0.18 CMOS工藝完成發(fā)送端版圖設(shè)計(jì)。采用Cadence Spectre仿真器,對(duì)各模塊及整體發(fā)送端電路進(jìn)行模擬仿真,并給出相對(duì)應(yīng)仿真結(jié)果。仿真結(jié)果表明,基準(zhǔn)輸出電壓為1.24V,在-40℃~125℃溫度范圍內(nèi),溫度系數(shù)為3.02×10-6/℃,溫漂較低。發(fā)送端能夠正確實(shí)現(xiàn)10路并行信號(hào)到1路串行信號(hào)的轉(zhuǎn)換,最高速率可以達(dá)到1.25Gbps,輸出LVDS信號(hào)的共模電平穩(wěn)定在1.24V左右,差分輸出擺幅為230mV,達(dá)到設(shè)計(jì)要求。
文內(nèi)圖片：
圖片說(shuō)明：?jiǎn)味宿D(zhuǎn)差分電路仿真圖
文內(nèi)圖片：
圖片說(shuō)明：五相時(shí)鐘電路仿真結(jié)果圖
【學(xué)位授予單位】：湘潭大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN432

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 胡慶成;賀凌煒;周曉彬;;一種高速LVDS接收電路的設(shè)計(jì)[J];電子與封裝;2016年07期

2 張開禮;徐志軍;徐勇;范凱鑫;孔磊;;單芯片高速LVDS發(fā)射器設(shè)計(jì)與實(shí)現(xiàn)[J];軍事通信技術(shù);2016年01期

3 宋海偉;肖洋;梁廣;龔文斌;余金培;;基于LVDS的高速數(shù)傳方法研究[J];信息技術(shù);2015年02期

4 胡星;鄺繼順;袁珩洲;李少青;;高速接口故障波形形態(tài)分析[J];計(jì)算機(jī)科學(xué);2014年12期

5 章睿;楊瑞瑞;張文沛;;一種高速數(shù)據(jù)接口的設(shè)計(jì)方法[J];通信技術(shù);2014年01期

6 寧合偉;甄國(guó)涌;任勇峰;;低壓差分信號(hào)接口的優(yōu)化設(shè)計(jì)[J];自動(dòng)化儀表;2012年04期

7 張俊安;楊毓軍;俞宙;張瑞濤;付東兵;余金山;;一種高速LVDS驅(qū)動(dòng)電路的設(shè)計(jì)[J];微電子學(xué);2011年01期

8 韋雪明;李平;;串行低壓差分信號(hào)接收器設(shè)計(jì)[J];半導(dǎo)體技術(shù);2010年12期

9 孟令軍;張國(guó)兵;王宏濤;李寶鋼;;基于FPGA的LVDS高速差分接口應(yīng)用[J];化工自動(dòng)化及儀表;2010年05期

10 ;LOW-POWER LVDS I/O INTERFACE FOR ABOVE 2GB/S-PER-PIN OPERATION[J];Journal of Electronics(China);2009年04期

相關(guān)博士學(xué)位論文 前1條

1 韋雪明;高速SERDES接口芯片設(shè)計(jì)關(guān)鍵技術(shù)研究[D];電子科技大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 寧源;2.5Gbps高速VML接口電路的設(shè)計(jì)與研究[D];西安電子科技大學(xué);2015年

2 時(shí)飛;2.5Gbps串行接口發(fā)送端設(shè)計(jì)[D];北京理工大學(xué);2015年

3 吳勁波;SerDes接口電路中transmitter模塊的低功耗設(shè)計(jì)[D];電子科技大學(xué);2014年

4 馬娟;基于40nm工藝下的LVDS設(shè)計(jì)與實(shí)現(xiàn)[D];北京交通大學(xué);2014年

5 高思鑫;超高速ADC/DAC中高速CML串行接口電路的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2014年

6 韋龍飛;多速率SerDes發(fā)送模塊芯片設(shè)計(jì)與驗(yàn)證[D];電子科技大學(xué);2013年

7 何冰;一種2.5Gbps LVDS收發(fā)器設(shè)計(jì)[D];西安電子科技大學(xué);2013年

8 潘鵬亨;5Gbps高速CML發(fā)送器的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

9 周祥福;高速VML收發(fā)器的研究與設(shè)計(jì)[D];電子科技大學(xué);2011年

10 彭鼎之;基于LVDS高速串行數(shù)據(jù)傳輸?shù)慕邮障到y(tǒng)研究和設(shè)計(jì)[D];電子科技大學(xué);2011年

，

本文編號(hào)：2512756