【摘要】：針對(duì)已提出的環(huán)形振蕩器物理不可克隆函數(shù)(Ring Oscillator Physical Unclonable Functions)輸出位數(shù)少和魯棒性不足的缺點(diǎn),提出了由多輸出環(huán)振蕩器和動(dòng)態(tài)配置處理模塊組成的動(dòng)態(tài)可配置多輸出RO PUF。多路輸出環(huán)振蕩器用于提高芯片資源利用率和增加輸出位數(shù)。動(dòng)態(tài)配置處理模塊根據(jù)工作環(huán)境的變化動(dòng)態(tài)調(diào)整振蕩器結(jié)構(gòu),從而增強(qiáng)系統(tǒng)的魯棒性和可靠性。實(shí)驗(yàn)結(jié)果表明,相比傳統(tǒng)RO PUF和可配置RO PUF,動(dòng)態(tài)可配置多輸出RO PUF展現(xiàn)出更高的片間漢明距離和更低的片內(nèi)漢明距離,可進(jìn)一步提取芯片ID的精度。
[Abstract]:In order to reduce the output bit and robustness of the proposed physical non-cloning function (Ring Oscillator Physical Unclonable Functions) of ring oscillator, a dynamic configurable multi-output RO PUF. composed of multi-output loop oscillator and dynamic configuration processing module is proposed, which is composed of a multi-output loop oscillator and a dynamic configuration processing module. The multi-output loop oscillator is used to improve the chip resource utilization and increase the output bits. The dynamic configuration processing module dynamically adjusts the oscillator structure according to the change of the working environment, so as to enhance the robustness and reliability of the system. The experimental results show that compared with traditional RO PUF and configurable RO PUF, dynamically configurable multi-output RO PUF, the inter-chip hamming distance is higher and the intra-chip hamming distance is lower, and the precision of ID can be further extracted.
【作者單位】： 空軍工程大學(xué)防空反導(dǎo)學(xué)院;
【分類號(hào)】：TN40;TN752

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳姝英;;用CPU實(shí)現(xiàn)FPGA動(dòng)態(tài)配置[J];中國(guó)新通信;2007年23期

2 王雄;靳濟(jì)方;;一種FPGA動(dòng)態(tài)配置的實(shí)現(xiàn)方法[J];北京電子科技學(xué)院學(xué)報(bào);2007年02期

3 黃勇;;一種新型的FPGA快速動(dòng)態(tài)配置和遠(yuǎn)程加載技術(shù)[J];通信技術(shù);2013年12期

4 夏驚雷 ,唐元生 ,趙杭生;可編程器件的動(dòng)態(tài)配置[J];電子產(chǎn)品世界;2002年11期

5 游永智;李芳;汪穎;周鵬;;基于單片機(jī)的CPLD在系統(tǒng)動(dòng)態(tài)配置[J];青島大學(xué)學(xué)報(bào)(工程技術(shù)版);2006年01期

6 譚德立;徐煒遐;;FPGA芯片動(dòng)態(tài)配置的研究與實(shí)現(xiàn)[J];計(jì)算機(jī)工程與科學(xué);2006年08期

7 陳曦;沈佐峰;;一種可靠的FPGA動(dòng)態(tài)配置方法及實(shí)現(xiàn)[J];通信技術(shù);2012年03期

8 李燕斌;李燕春;;用XCF32P實(shí)現(xiàn)FPGA的高速動(dòng)態(tài)配置[J];電訊技術(shù);2006年06期

9 李晶,鐘瑜,鄭百衡;基于DSP的FPGA動(dòng)態(tài)配置技術(shù)[J];電訊技術(shù);2005年01期

10 李悅;;基于ARM和Internet的FPGA動(dòng)態(tài)配置[J];吉林工程技術(shù)師范學(xué)院學(xué)報(bào)(自然科學(xué)版);2007年06期

相關(guān)會(huì)議論文 前1條

1 劉同領(lǐng);唐友喜;;基于PCI總線的FPGA動(dòng)態(tài)配置技術(shù)[A];2008年中國(guó)西部青年通信學(xué)術(shù)會(huì)議論文集[C];2008年

相關(guān)碩士學(xué)位論文 前1條

1 陽文敏;FPGA動(dòng)態(tài)配置機(jī)制研究及應(yīng)用[D];江南大學(xué);2014年

，

本文編號(hào)：2470859