基于FPGA的H.264解碼器研究與設計實現(xiàn)
[Abstract]:With the rapid development of digital video technology and computer communication technology, video communication has become the focus of research. When the video signal is stored and transmitted, the selection of video codec algorithm is very important. With the improvement of video signal resolution, the real-time performance of video decoding is also very high. Therefore, the design of H.264 real-time decoder is very important, in order to achieve this goal. Select FPGA to complete the design and implementation of the video image decoder. First, this paper describes the development of video coding and decoding standards and H.264 decoding process. Based on the in-depth analysis of H.264 decoding process, the decoder is divided into entropy decoder, transform coefficient decoder, predictive data decoder and block filter. Secondly, the design and optimization of entropy decoder is emphasized, and a two-amplitude entropy decoding architecture based on prediction structure is proposed. In addition, the former detector with high frequency in entropy decoder is optimized, and an implementation structure of non-equilibrium priority former detector is proposed. The experimental results show that the two-amplitude entropy decoder can reduce the operation time by 26% compared with the traditional implementation method. Then, the design and implementation of transform coefficient decoder, predictor and block filter are completed respectively. The transform coefficient decoder is designed with a reconfigurable structure. The predictor is composed of intra-frame prediction and inter-frame prediction, and five-stage pipelining is used for block filter implementation. Then, a bit stream buffer is designed to reduce the frequency of the decoder reading data from the external memory. In addition, the complex state machine is decomposed into sub-state machine for syntax element parsing. A bit stream decomposition state machine is designed, which not only simplifies the design process but also reduces the power consumption of the decoder by 34%. Finally, the integrated simulation of decoder is carried out on the platform of XC500VFX200t using the integrated tool of ISE13.2. The decoder needs about 5% register resource and 21% lookup table resource in FPGA. The maximum dynamic power consumption is 157 MW, the data throughput rate is 960 K, and the highest running frequency is 216 MHz. The whole decoder is analyzed under the working condition of 50MHz. The results show that it takes 577 clock cycles to decode a macro block. For H.264Baseline-level video data in 4CIF (704*576@30fps) format, real-time decoding can be accomplished only at 27.4MHz frequency. The comprehensive analysis results show that this design can fully meet the real-time decoding requirements of H.264Baseline.
【學位授予單位】:中國科學院研究生院(西安光學精密機械研究所)
【學位級別】:碩士
【學位授予年份】:2015
【分類號】:TN919.81;TN791
【相似文獻】
相關期刊論文 前10條
1 任子暉;劉偉;朱慧;徐盛龍;;基于H.264的嵌入式Web網(wǎng)絡視頻監(jiān)控系統(tǒng)設計[J];工礦自動化;2013年06期
2 孫同倫;尹東;;H.264軟件編碼器的優(yōu)化[J];計算機輔助工程;2005年04期
3 穆戰(zhàn)松;黃摯雄;;基于H.264的遠程數(shù)字視頻監(jiān)控系統(tǒng)[J];計算機與數(shù)字工程;2006年03期
4 王磊;;H.264在閘壩遠程視頻監(jiān)控系統(tǒng)中的應用研究[J];計算機與信息技術;2007年12期
5 ;Matrox MXO2 Mini在Avid Media Composer高清預監(jiān)和閃速H.264編碼[J];影視制作;2011年04期
6 魏晴霞;陳寶靖;;基于H.264的遠程視頻監(jiān)控系統(tǒng)的設計[J];黑龍江科技信息;2012年12期
7 彭光輝;汪紀鋒;;基于無線H.264時域誤碼掩蓋算法的改進[J];電訊技術;2009年03期
8 閻金;全子一;門愛東;;基于H.264的時間可分級編碼結(jié)構的研究[J];電視技術;2006年01期
9 郝玲;趙春江;楊信廷;陳明;孫傳恒;李文勇;;基于H.264的農(nóng)產(chǎn)品生產(chǎn)履歷視頻采集系統(tǒng)[J];農(nóng)機化研究;2012年10期
10 ;2003年內(nèi)決定H.264授權條件[J];電視技術;2003年08期
相關會議論文 前6條
1 趙勝喟;王德君;王青鵬;楊波;;一種高速高保真H.264編碼器的設計[A];2010年通信理論與信號處理學術年會論文集[C];2010年
2 楊鑫;牛建偉;胡建平;;一種基于H.264的智能手機監(jiān)控系統(tǒng)設計與實現(xiàn)[A];2006年全國開放式分布與并行計算學術會議論文集(一)[C];2006年
3 薛全;趙建東;劉濟林;;H.264中基于拋物面模型的分數(shù)象素快速搜索算法[A];第二屆和諧人機環(huán)境聯(lián)合學術會議(HHME2006)——第15屆中國多媒體學術會議(NCMT'06)論文集[C];2006年
4 劉方;段曉輝;王道憲;楊光臨;詹超慧;;H.264編碼器在TMS320DM642上的存儲空間分配方案[A];第十二屆全國圖象圖形學學術會議論文集[C];2005年
5 王小龍;許超;;H.264中自適應二進制算術編碼器的FPGA實現(xiàn)[A];中國通信集成電路技術與應用研討會論文集[C];2004年
6 蔣建國;包先雨;李化雷;宣曼;陳曉蕊;;FVEA-H:一種用于H.264的快速視頻加密算法[A];計算機技術與應用進展·2007——全國第18屆計算機技術與應用(CACIS)學術會議論文集[C];2007年
相關重要報紙文章 前5條
1 記者 安勇龍;高清H.264熱潮將至 芯片方案紛亮相[N];中國電子報;2006年
2 閆冰;H.264:網(wǎng)絡視頻新高度[N];網(wǎng)絡世界;2008年
3 ;首套H.264互動電臺電視臺系統(tǒng)問世[N];人民郵電;2006年
4 維維;破解H.264專利費之迷[N];通信產(chǎn)業(yè)報;2006年
5 北京 馬子健;高清HDTV影片最佳格式H.264[N];電子報;2006年
相關博士學位論文 前2條
1 宋廣華;3D H.264視頻無失真漂移隱寫算法研究[D];華中科技大學;2014年
2 李曉妮;面向H.264的嵌入式音視頻同步編碼技術研究[D];吉林大學;2012年
相關碩士學位論文 前10條
1 黃宇;基于H.264的網(wǎng)絡視頻監(jiān)控系統(tǒng)設計與實現(xiàn)[D];西安電子科技大學;2011年
2 王立;基于TMS320DM642 DSP的H.264編碼器結(jié)構設計與實現(xiàn)[D];北京郵電大學;2011年
3 鄒文暉;基于H.264的網(wǎng)絡視頻監(jiān)控系統(tǒng)設計及其算法分析[D];東華大學;2014年
4 廖順和;H.264在城市軌道交通視頻監(jiān)控中碼率控制的研究[D];東華大學;2008年
5 王必安;基于H.264的嵌入式遠程視頻監(jiān)控系統(tǒng)的設計與實現(xiàn)[D];武漢科技大學;2012年
6 白國濤;基于混沌的H.264視頻加密算法研究與實現(xiàn)[D];東北大學;2013年
7 趙勝鑓;高速高保真H.264編碼器的設計及移植[D];大連理工大學;2010年
8 李海燕;H.264編碼核心算法在流體系結(jié)構上的實現(xiàn)[D];國防科學技術大學;2005年
9 潘明;基于H.264的網(wǎng)絡視頻監(jiān)控系統(tǒng)的研究與實現(xiàn)[D];吉林大學;2014年
10 張琳琳;基于H.264規(guī)格的數(shù)字解碼播放軟件庫的開發(fā)[D];吉林大學;2005年
,本文編號:2449198
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/2449198.html