【摘要】：帶隙基準(zhǔn)一般用于提供電流基準(zhǔn)以及電壓基準(zhǔn),是SOC(system on chip系統(tǒng)級(jí)芯片)中一個(gè)非常重要的模塊。由于它的許多良好特性,例如較高的電源抑制比、較低的溫漂系數(shù)、較低的噪聲、較小的線性調(diào)整率等等,使得它在電源管理芯片、溫度傳感器、ADC (analog-to-digital converter模數(shù)轉(zhuǎn)換器)、DAC(digital-to-analog converter數(shù)模轉(zhuǎn)換器)、存儲(chǔ)器等芯片中都得到了廣泛的應(yīng)用,成為目前的一個(gè)研究熱點(diǎn)。目前,IC (integrated circuit集成電路)設(shè)計(jì)在隨著集成電路技術(shù)的不斷推進(jìn)下,芯片的集成度越來越高,特征尺寸越來越小。同時(shí),電源電壓也越來越低,電源電壓的降低會(huì)受到閾值電壓的制約,這對(duì)基準(zhǔn)電路的設(shè)計(jì)提出了更大的挑戰(zhàn),所以對(duì)于工作在低電源電壓條件下的帶隙基準(zhǔn)電路的研究具有重要的實(shí)用價(jià)值以及意義。本文首先介紹了帶隙基準(zhǔn)的意義以及研究背景,對(duì)國(guó)內(nèi)外的研究現(xiàn)狀進(jìn)行了闡述,同時(shí)提出了本篇文章的總體結(jié)構(gòu),接下來分析了帶隙基準(zhǔn)的理論基礎(chǔ),包括正、負(fù)溫度系數(shù)產(chǎn)生模塊,帶隙基準(zhǔn)實(shí)現(xiàn)的經(jīng)典電路結(jié)構(gòu),以及帶隙基準(zhǔn)的性能指標(biāo),之后介紹了本文的核心部分,分別是兩款低電壓的帶隙基準(zhǔn)電路。本文重點(diǎn)研究設(shè)計(jì)的這兩款低電壓帶隙基準(zhǔn)電路,一個(gè)是基于電流模式的低電壓帶隙基準(zhǔn),另一個(gè)是基于DTMOST (dynamic-threshold MOS transistor 動(dòng)態(tài)閾值MOS管)的低電壓帶隙基準(zhǔn)。基于電流模式的低壓帶隙基準(zhǔn)的核心結(jié)構(gòu)使用兩級(jí)運(yùn)算放大器來進(jìn)行電壓鉗位,采用的是電流求和模式,通過電流源偏置電路來提供穩(wěn)定的偏置,并且增加了一個(gè)RC (resistance-capacitance電阻-電容)濾波器來提高電源抑制比,同時(shí)可以保證帶隙基準(zhǔn)有高精度的直流電壓輸出,降低噪聲。該電路具有適合低壓應(yīng)用,有較高的PSRR (power supply rejection ratio電源抑制比)等優(yōu)良特性,只要調(diào)節(jié)好電阻阻值,就能得到一個(gè)想要的電壓值�；贒TMOST的低壓帶隙基準(zhǔn)的工作原理是將一個(gè)負(fù)溫度系數(shù)的電壓輸入到一個(gè)OVF (offset voltage follower補(bǔ)償跟隨器)級(jí)聯(lián)模塊中去,這個(gè)模塊可以產(chǎn)生正溫度系數(shù)電壓,從而得到一個(gè)低溫度系數(shù)的電壓,并且在輸出端連接了一個(gè)單位增益緩沖器(緩沖器的輸入端和輸出端是短接在一起的),從而提高了輸出驅(qū)動(dòng)能力,同時(shí)通過負(fù)反饋技術(shù)來提高電源抑制比。該帶隙基準(zhǔn)通過使用兩層帶隙基準(zhǔn)結(jié)構(gòu)構(gòu)成級(jí)聯(lián)帶隙,從而提高帶隙基準(zhǔn)的精確度。使用DTMOST可以降低輸入偏置電壓,實(shí)現(xiàn)了低壓條件下的高精確度帶隙基準(zhǔn)電路。該電路不僅可以實(shí)現(xiàn)低壓應(yīng)用,并且考慮了低功耗的問題。在傳統(tǒng)的電阻式低壓帶隙基準(zhǔn)中,如果想要實(shí)現(xiàn)低功耗,就要使用高阻值電阻,要想實(shí)現(xiàn)這些高阻值電阻的匹配,所需的電阻會(huì)很多,這就會(huì)導(dǎo)致面積的增大。OVF電路中采用匹配的MOS管來代替匹配的電阻,不僅可以提高精度,同時(shí)可以減小功耗,減小芯片面積。這就實(shí)現(xiàn)了小面積和低功耗之間的平衡。本文所設(shè)計(jì)的兩款帶隙基準(zhǔn)均采用的是CMOS(complementary metal-oxide semiconductor互補(bǔ)金屬氧化物半導(dǎo)體)工藝,并且是基于SMIC0.18um的模型,同時(shí)使用Cadence仿真軟件對(duì)所設(shè)計(jì)的基準(zhǔn)電路進(jìn)行仿真,包括溫度特性仿真,電源抑制比特性仿真,線性調(diào)整率仿真等等,同時(shí)調(diào)整了電路結(jié)構(gòu)及參數(shù),從而使電路能夠達(dá)到最佳性能。帶隙基準(zhǔn)電路中的兩個(gè)重要參數(shù)分別是溫度系數(shù)和電源抑制比,用來衡量帶隙基準(zhǔn)的輸出電壓隨溫度變化的參數(shù)是溫度系數(shù),在該工藝下,仿真的溫度范圍為-40℃-125℃。電源抑制比是指小信號(hào)情況下帶隙基準(zhǔn)對(duì)電源電壓噪聲的抑制能力的參數(shù),是一個(gè)交流量。測(cè)量該值時(shí),是在把一個(gè)小的交流電壓加在電源電壓上,然后對(duì)帶隙基準(zhǔn)從頻率為1Hz到100MHz進(jìn)行仿真,從而得到電源抑制比特性。
[Abstract]:......
【學(xué)位授予單位】：安徽大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN47

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 雷猹銘;張濤;李思臻;鄒雪城;;高精度低功耗快速啟動(dòng)帶隙基準(zhǔn)電路設(shè)計(jì)[J];華中科技大學(xué)學(xué)報(bào)(自然科學(xué)版);2008年11期

2 彭飛;孫玲;夏峻;孫海燕;;帶隙基準(zhǔn)電路的理論分析與設(shè)計(jì)仿真[J];電氣電子教學(xué)學(xué)報(bào);2013年03期

3 周慶波;何志剛;黃武康;王曉敏;;一種實(shí)用的用于音頻功放的帶隙基準(zhǔn)電路[J];現(xiàn)代電子技術(shù);2013年20期

4 王靜秋,來新泉,陳富吉,樓順天,令文生;一種適用于寬電源電壓幅度的高精度雙極帶隙基準(zhǔn)電路[J];電路與系統(tǒng)學(xué)報(bào);2005年05期

5 宋晶;劉詩(shī)斌;張勇;譚慧宇;;一種具有高穩(wěn)定性的帶隙基準(zhǔn)電路[J];微電子學(xué);2007年03期

6 韓亞軍;黃貽培;劉家英;;一種二階曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電路設(shè)計(jì)[J];重慶文理學(xué)院學(xué)報(bào)(自然科學(xué)版);2007年05期

7 盧雪梅;劉賀;李文昌;石廣源;;一種電流補(bǔ)償?shù)膸痘鶞?zhǔn)電路[J];遼寧大學(xué)學(xué)報(bào)(自然科學(xué)版);2008年02期

8 韓若楠;周楊;洪志良;;一種0.8V低電源電壓帶隙基準(zhǔn)電路的設(shè)計(jì)[J];微電子學(xué);2007年03期

9 李華;呂堅(jiān);蔣亞東;;一種高精度曲率補(bǔ)償帶隙基準(zhǔn)電路[J];微電子學(xué);2009年01期

10 盛慶華;張亞君;王紅義;;一種線性補(bǔ)償?shù)膸痘鶞?zhǔn)電路[J];微電子學(xué)與計(jì)算機(jī);2007年01期

相關(guān)會(huì)議論文 前1條

1 蘇功勛;黃文達(dá);馮勇建;;一種體輸入式1V低電源電壓帶隙基準(zhǔn)電路[A];2009全國(guó)計(jì)算機(jī)網(wǎng)絡(luò)與通信學(xué)術(shù)會(huì)議論文集[C];2009年

相關(guān)碩士學(xué)位論文 前6條

1 戚穎;低壓帶隙基準(zhǔn)電路[D];安徽大學(xué);2015年

2 張濤;低電壓高電源抑制比帶隙基準(zhǔn)電路設(shè)計(jì)[D];華中科技大學(xué);2008年

3 閆志光;低壓低溫度系數(shù)高電源抑制比的帶隙基準(zhǔn)源設(shè)計(jì)[D];遼寧大學(xué);2012年

4 王興意;基于0.35um混合信號(hào)CMOS工藝的12位、100ksps SAR ADC的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

5 梁婧;高精度指數(shù)型溫度補(bǔ)償帶隙基準(zhǔn)電路的分析與設(shè)計(jì)[D];四川大學(xué);2006年

6 于彩燈;三通道單線傳輸LED驅(qū)動(dòng)集成電路的設(shè)計(jì)與研究[D];電子科技大學(xué);2013年

，

本文編號(hào)：2425813