【摘要】：對于標簽芯片,降低系統(tǒng)時鐘頻率是降低功耗、提高通訊距離的最有效手段。首先從理論上按照一種等效判決方法推導出PIE解碼電路的更低時鐘頻率,提出了一種低時鐘頻率下基于ISO 18000-6 TYPE C協(xié)議的UHF RFID標簽芯片解碼電路的實現(xiàn)方案。設(shè)計的解碼電路大幅度降低了標簽芯片解碼電路功耗,提高了標簽響應靈敏度。
[Abstract]:For tag chips, reducing system clock frequency is the most effective way to reduce power consumption and improve communication distance. In this paper, the lower clock frequency of PIE decoding circuit is deduced theoretically according to an equivalent decision method, and a scheme of UHF RFID tag chip decoding circuit based on ISO 18000-6 TYPE C protocol is proposed. The designed decoding circuit greatly reduces the power consumption of the tag chip decoding circuit and improves the tag response sensitivity.
【作者單位】： 北京智芯微電子科技有限公司國家電網(wǎng)公司重點實驗室電力芯片設(shè)計分析實驗室;北京智芯微電子科技有限公司北京市電力高可靠性集成電路設(shè)計工程技術(shù)研究中心;
【分類號】：TN40;TP391.44

【相似文獻】

相關(guān)會議論文 前1條

1 張慶平;王靜;;VHF DSC值守機與信號編碼、解碼電路分析[A];大連海事大學校慶暨中國高等航海教育90周年論文集（船舶通信與導航分冊）[C];1999年

相關(guān)重要報紙文章 前2條

1 南寧 李文;編解碼電路與系統(tǒng)安全[N];電子報;2000年

2 廣東 姚菲子;新科DVD1500自動開機故障檢修[N];電子報;2006年

相關(guān)碩士學位論文 前7條

1 陳東旭;面向2.5G SerDes的8b/10b編解碼電路設(shè)計與測試[D];電子科技大學;2015年

2 張平;基于FPGA的高速8B/10B編解碼電路設(shè)計[D];安徽大學;2016年

3 李貴;UHF頻段RFID標簽芯片編解碼電路設(shè)計與實現(xiàn)[D];電子科技大學;2009年

4 沈競宇;基于SerDes芯片8b/10b編解碼電路的設(shè)計及驗證[D];電子科技大學;2011年

5 王相陽;DVI數(shù)字視頻接口編解碼電路的研究與設(shè)計[D];西安電子科技大學;2007年

6 孫靜;PCIE接口芯片中的編碼及解碼電路設(shè)計[D];沈陽工業(yè)大學;2008年

7 銀磊;量子碼圖像壓縮算法碼書的研究及其解碼電路的實現(xiàn)[D];西安理工大學;2005年

，

本文編號：2366564