發(fā)布時(shí)間：2018-11-29 07:14

【摘要】：Σ-△ADC是集成芯片中非常重要的部分,近幾年來(lái)對(duì)Σ-△ADC的研究更加深入,其應(yīng)用也是日趨廣泛。數(shù)字抽取濾波器對(duì)Σ-△ADC性能至關(guān)重要,結(jié)構(gòu)優(yōu)化的濾波器能夠有效的減少整體設(shè)計(jì)的面積,降低其功耗。本文首先簡(jiǎn)單介紹Sigma-Delta ADC,并且重點(diǎn)闡述過(guò)采樣以及噪聲整形兩個(gè)實(shí)現(xiàn)高分辨率的關(guān)鍵技術(shù),同時(shí)實(shí)現(xiàn)調(diào)制器Simulink模型。接著在進(jìn)行研究分析之后確定本文濾波器的整體結(jié)構(gòu),并使用MATLAB按照相應(yīng)指標(biāo)參數(shù)完成各級(jí)濾波器的設(shè)計(jì)與優(yōu)化。本文所設(shè)計(jì)的數(shù)字濾波器為了實(shí)現(xiàn)低功耗、小面積的目標(biāo),選擇了更具優(yōu)勢(shì)的級(jí)聯(lián)結(jié)構(gòu),包含CIC濾波器、FIR補(bǔ)償濾波器和半帶濾波器,它們分別完成128、2、2的降采樣。由于本文調(diào)制器為單級(jí)的,因此梳狀濾波器設(shè)計(jì)為2級(jí)級(jí)聯(lián)遞歸結(jié)構(gòu),這樣能夠有效減小面積以及降低功耗;由于CIC濾波器自身存在一些不利因素,使得我們必須加入一個(gè)FIR補(bǔ)償濾波器來(lái)對(duì)其進(jìn)行彌補(bǔ),也就是實(shí)現(xiàn)通帶衰減的補(bǔ)償;同時(shí)為了減少運(yùn)算復(fù)雜度,我們分別對(duì)FIR補(bǔ)償濾波器以及半帶濾波器系數(shù)進(jìn)行CSD編碼。本文在Simulink中實(shí)現(xiàn)調(diào)制器與濾波器的建模,并對(duì)其進(jìn)行仿真驗(yàn)證,將輸出數(shù)據(jù)進(jìn)行FFT處理之后,由分析結(jié)果得出設(shè)計(jì)是否能夠滿(mǎn)足我們的性能需求。通過(guò)編寫(xiě)相應(yīng)的Verilog語(yǔ)言來(lái)對(duì)該濾波器進(jìn)行綜合,包括硬件電路設(shè)計(jì)以及FPGA驗(yàn)證。Σ-△調(diào)制器輸出有效位數(shù)為11.66 bit,經(jīng)過(guò)三級(jí)數(shù)字抽取濾波器之后有效分辨率達(dá)到11.51 bit,驗(yàn)證結(jié)果顯示本文設(shè)計(jì)滿(mǎn)足我們的需求。
[Abstract]:危-ADC is a very important part of integrated chip. In recent years, 危-ADC has been studied more deeply, and its application is becoming more and more extensive. Digital decimation filter is very important to 危-ADC performance. The optimized filter can effectively reduce the area of the whole design and reduce the power consumption. In this paper, Sigma-Delta ADC, is introduced briefly and the two key techniques of over-sampling and noise shaping to realize high resolution are described. The modulator Simulink model is also implemented. Then the overall structure of the filter is determined after the research and analysis, and the design and optimization of the filter at all levels are completed by using MATLAB according to the corresponding index parameters. In order to achieve the goal of low power consumption and small area, the digital filter designed in this paper selects a more advantageous cascade structure, including CIC filter, FIR compensation filter and half band filter. Because the modulator in this paper is single-stage, the comb filter is designed as a two-stage cascaded recursive structure, which can effectively reduce the area and power consumption. Because of some disadvantages of CIC filter, we must add a FIR compensation filter to compensate it, that is to say, we can compensate for passband attenuation. In order to reduce the computational complexity, the coefficients of FIR compensation filter and half band filter are coded by CSD. In this paper, the modulator and filter are modeled in Simulink and verified by simulation. After the output data are processed by FFT, the analysis results show whether the design can meet our performance requirements. The filter is synthesized by writing the corresponding Verilog language, including hardware circuit design and FPGA verification. The effective bit number of 危-modulator output is 11.66 bit,. After the three-stage digital decimation filter, the effective resolution reaches 11.51 bit,. The results show that the design meets our needs.
【學(xué)位授予單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN713

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 楊振宇,高峰,劉志言,沈毅;強(qiáng)震觀測(cè)系統(tǒng)中數(shù)字抽取濾波器的實(shí)現(xiàn)研究[J];傳感器技術(shù);2005年08期

2 陳雷,趙元富,高德遠(yuǎn),文武,王宗民,朱小飛,彭和平;一種新型的抽取濾波器設(shè)計(jì)[J];計(jì)算機(jī)工程與應(yīng)用;2005年32期

3 何秀安;林濤;;低功耗抽取濾波器[J];電子測(cè)量技術(shù);2005年04期

4 李家會(huì);;抽取濾波器的實(shí)現(xiàn)結(jié)構(gòu)[J];兵工自動(dòng)化;2007年10期

5 蘭金保;王娜;張瑞濤;劉林濤;李儒章;;一種數(shù)字下變頻抽取濾波器的設(shè)計(jì)[J];微電子學(xué);2011年01期

6 李秀英;;正則階約束的抽取濾波器設(shè)計(jì)[J];科技信息;2011年35期

7 孫建成,張?zhí)?劉楓,宮世子;基于抽取濾波器多相分解的盲自適應(yīng)符號(hào)同步算法[J];電子與信息學(xué)報(bào);2004年11期

8 李家會(huì);周金治;;抽取濾波器的實(shí)現(xiàn)結(jié)構(gòu)研究[J];信息與電子工程;2006年04期

9 付娟;王馳;李醒飛;;∑—Δ微加速度計(jì)的抽取濾波器設(shè)計(jì)[J];傳感器與微系統(tǒng);2009年07期

10 周化雨;張勤;;帶余弦預(yù)濾波和補(bǔ)償濾波的抽取濾波器[J];數(shù)據(jù)采集與處理;2008年S1期

相關(guān)會(huì)議論文 前4條

1 馬明;吳江標(biāo);韓彥明;;軟件無(wú)線(xiàn)電接收機(jī)中抽取濾波器的設(shè)計(jì)與實(shí)現(xiàn)[A];2008年中國(guó)高校通信類(lèi)院系學(xué)術(shù)研討會(huì)論文集（下冊(cè)）[C];2009年

2 蔡友;韓雁;;Δ∑模數(shù)轉(zhuǎn)換器中數(shù)字抽取濾波器的設(shè)計(jì)[A];浙江省電子學(xué)會(huì)2006年學(xué)術(shù)年會(huì)論文集[C];2006年

3 王福維;程乃平;倪淑艷;;基于FPGA的CIC抽取濾波器的設(shè)計(jì)與實(shí)現(xiàn)[A];全國(guó)第五屆信號(hào)和智能信息處理與應(yīng)用學(xué)術(shù)會(huì)議專(zhuān)刊(第一冊(cè))[C];2011年

4 王偉;陳培;方寶東;池忠明;;基于FIR抽取濾波器和FFT的GPS信號(hào)捕獲算法[A];第一屆中國(guó)衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)論文集（上）[C];2010年

相關(guān)碩士學(xué)位論文 前10條

1 倪燕華;基于FPGA的多速率數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D];蘇州大學(xué);2015年

2 施亞;MEMS地震檢波器中抽取濾波器的設(shè)計(jì)與FPGA實(shí)現(xiàn)[D];蘇州大學(xué);2015年

3 余向東;Sigma-Delta模數(shù)轉(zhuǎn)換器中數(shù)字抽取濾波器的設(shè)計(jì)與ASIC實(shí)現(xiàn)[D];西安電子科技大學(xué);2014年

4 王海冬;20位音頻Sigma Delta ADC的設(shè)計(jì)[D];東南大學(xué);2015年

5 羅婧;衛(wèi)星上下行DBF幅相測(cè)試系統(tǒng)研究[D];北京理工大學(xué);2016年

6 李軍威;應(yīng)用于Sigma-Delta ADC的數(shù)字抽取濾波器的設(shè)計(jì)[D];哈爾濱理工大學(xué);2016年

7 陳小梅;適用于Sigma-Delta ADC的512倍數(shù)字抽取濾波器的設(shè)計(jì)與研究[D];華中科技大學(xué);2015年

8 尚文明;Sigma-Delta ADC數(shù)字抽取濾波器的設(shè)計(jì)與優(yōu)化[D];電子科技大學(xué);2013年

9 季愛(ài)慈;用于高精度音頻編解碼器的數(shù)字抽取濾波器的優(yōu)化設(shè)計(jì)與研究[D];上海交通大學(xué);2005年

10 程成;一種16位Sigma-Delta ADC中抽取濾波器的研究與設(shè)計(jì)[D];北京交通大學(xué);2014年

，

本文編號(hào)：2364291