【摘要】：當溫度或者電源電壓VDD發(fā)生變化時,帶隙基準電壓源的輸出電壓幾乎不發(fā)生變化。這一優(yōu)良的性能使帶隙基準在很多電路模塊中發(fā)揮著重要的作用。隨著模擬集成電路的發(fā)展,如何設(shè)計出高性能的帶隙基準受到了越來越多模擬工程師和學(xué)者的青睞。正是在這一背景下,本論文對高電源抑制比帶隙基準電壓源進行了研究。本文首先調(diào)研了帶隙基準研究的意義和國內(nèi)外在該方面的研究熱點。然后分析了正負溫度系數(shù)產(chǎn)生的基本原理、推導(dǎo)了帶隙基準的環(huán)路增益以及確保環(huán)路穩(wěn)定的條件、探討了放大器失調(diào)電壓對帶隙基準輸出電壓精度產(chǎn)生的影響。本文所設(shè)計的帶隙基準有三大特色:低輸出電壓、高電源抑制比和低溫度漂移系數(shù)。該款帶隙基準主要由四個不同的部分組成,分別是帶隙基準的核心電路、放大器、預(yù)調(diào)節(jié)電路、啟動電路。本論文對電路每部分的工作原理都進行分析并進行了數(shù)學(xué)推導(dǎo),通過軟件仿真的結(jié)果與要求指標進行對比。電路設(shè)計的難點在于預(yù)調(diào)節(jié)電路的設(shè)計以及如何保證電路在各個工藝角下依然滿足指標的要求。本論文采用了電流求和模式的辦法來達到輸出為低壓的目的,預(yù)調(diào)節(jié)電壓的方法提高電源抑制比,并進行一定的溫度補償。通過對電路進行仿真發(fā)現(xiàn):當VDD=3.3V,工藝角也不相同,仿真結(jié)果滿足設(shè)計要求。以tt工藝角為例:輸出為0.8V;電源抑制比是108.36d B@100Hz,72.33d B@10k Hz;溫度漂移系數(shù)是2.65ppm/°C,響應(yīng)時間是5.9μs。仿真結(jié)果滿足設(shè)計要求。
[Abstract]:When the temperature or the supply voltage VDD changes, the output voltage of the bandgap voltage reference source is almost unchanged. This excellent performance makes bandgap reference play an important role in many circuit modules. With the development of analog integrated circuits, more and more analog engineers and scholars favor how to design high performance bandgap reference. Under this background, the high power rejection ratio bandgap voltage reference is studied in this paper. In this paper, the significance of bandgap reference research and the research focus at home and abroad are investigated. Then, the principle of positive and negative temperature coefficient is analyzed, the loop gain of bandgap reference and the condition of ensuring loop stability are deduced, and the influence of amplifier offset voltage on the output voltage precision of bandgap reference is discussed. The bandgap reference designed in this paper has three characteristics: low output voltage, high power supply rejection ratio and low temperature drift coefficient. The bandgap reference consists of four different parts, which are the core circuit of bandgap reference, amplifier, preregulation circuit and startup circuit. In this paper, the working principle of each part of the circuit is analyzed and the mathematical derivation is carried out, and the results of software simulation are compared with the requirements. The difficulty of circuit design lies in the design of preregulation circuit and how to ensure that the circuit still meets the requirements of each process angle. In this paper, the current summation mode is adopted to achieve the purpose of low voltage output. The voltage pre-regulation method improves the power supply rejection ratio and carries out certain temperature compensation. Through the simulation of the circuit, it is found that when the VDD=3.3V, process angle is also different, the simulation results meet the design requirements. Take the tt process angle as an example, the output is 0.8V, the power suppression ratio is 108.36d B@ 100HzN, the temperature drift coefficient of 10k Hz; is 2.65ppm/ 擄C, and the response time is 5.9 渭 s. The simulation results meet the design requirements.
【學(xué)位授予單位】：哈爾濱理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN432

【相似文獻】

相關(guān)期刊論文 前10條

1 張嘯誠;邢建力;;一種高電源抑制比和高精度帶隙電壓源設(shè)計[J];信息與電子工程;2012年03期

2 袁曉波;徐東明;謝慶勝;;一種高電源抑制比的LDO電路的設(shè)計[J];中國集成電路;2010年01期

3 付秀蘭;黃英;向蓓;湯志強;;一種高電源抑制比的基準電壓源設(shè)計[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2009年04期

4 王磊;王剛;許博謙;;一種高電源抑制比的LDO電路設(shè)計[J];長春理工大學(xué)學(xué)報(自然科學(xué)版);2012年02期

5 李泳佳;夏曉娟;;高電源抑制比的CMOS亞閾值多輸出電壓基準[J];電子設(shè)計工程;2009年12期

6 方圓;周鳳星;張濤;張迪;;一種高電源抑制比全工藝角低溫漂CMOS基準電壓源[J];電子設(shè)計工程;2012年24期

7 程剛;白忠臣;王超;秦水介;;一種高電源抑制比的CMOS帶隙基準電壓源設(shè)計[J];電子設(shè)計工程;2013年08期

8 劉中偉;夏素靜;周偉;;一種寬輸入范圍高電源抑制比的帶隙基準電路[J];科協(xié)論壇(下半月);2011年05期

9 蔣浩;汪東旭;趙新江;;一種高電源抑制比的帶隙基準電路[J];微計算機信息;2006年14期

10 吳謹;常昌遠;石超;;一種高電源抑制比曲率補償帶隙基準電壓源[J];電子與封裝;2008年06期

相關(guān)碩士學(xué)位論文 前6條

1 杜皎;一款高電源抑制比低壓差線性穩(wěn)壓器設(shè)計[D];復(fù)旦大學(xué);2012年

2 肖正;高瞬態(tài)響應(yīng)高電源抑制比LDO[D];長沙理工大學(xué);2015年

3 曹應(yīng)偉;高電源抑制比帶隙基準電壓源設(shè)計[D];哈爾濱理工大學(xué);2017年

4 黃圣專;高電源抑制比低壓差線性穩(wěn)壓器（LDO）設(shè)計[D];復(fù)旦大學(xué);2011年

5 張娜娜;高電源抑制比低壓差線性穩(wěn)壓器的設(shè)計與研究[D];合肥工業(yè)大學(xué);2007年

6 邵亞利;大電流高電源抑制比的低壓差線性穩(wěn)壓器[D];浙江大學(xué);2011年

，

本文編號：2286025