【摘要】：隨著航天事業(yè)的發(fā)展,集成電路越來越多的應(yīng)用在航天器之中。航天器處于輻射環(huán)境下工作,容易受到輻射粒子的撞擊產(chǎn)生諸多的輻射效應(yīng),因此高可靠性的電路對航天器尤為重要。集成電路的制造工藝迅猛發(fā)展,晶體管特征尺寸不斷變小,使得單粒子效應(yīng)發(fā)生的概率變大。為保證集成電路可以正常工作,對存儲電路尤其是觸發(fā)器進(jìn)行抗輻射加固是必要的。本文在對現(xiàn)有的電路級抗輻射加固的分析之后,選擇一種高可靠、低開銷的的SETTOFF(Soft Error and Timing error Tolerant Flip-Flop)結(jié)構(gòu)抗輻射加固D觸發(fā)器作為研究對象。對該電路進(jìn)行了結(jié)構(gòu)上的詳細(xì)分析,并在SMIC65nm的工藝下進(jìn)行電路仿真和進(jìn)一步的分析。針對SETTOFF結(jié)構(gòu)中翻轉(zhuǎn)檢測器面積開銷大的缺點(diǎn),進(jìn)行了改進(jìn)。對改進(jìn)后的電路SETTOFF-M(Soft Error and Timing error TOlerant Flip-Flop Modified)結(jié)構(gòu),在相同的仿真環(huán)境下進(jìn)行電路仿真,并將仿真結(jié)果與改進(jìn)前進(jìn)行了對比。SETTOFF-M結(jié)構(gòu)面積和功耗開銷更小,糾錯(cuò)速度更快。在分析了幾種常用版圖級抗輻射加固方法的基礎(chǔ)上,選擇其中開銷小且抗輻射性能好的阱電極加固方法和電荷收集增強(qiáng)加固方法對改進(jìn)前后的電路進(jìn)行版圖級加固。了解繪制版圖的基本流程,以及標(biāo)準(zhǔn)單元版圖繪制規(guī)則,按照標(biāo)準(zhǔn)單元規(guī)格繪制SETTOFF結(jié)構(gòu)和SETTOFF-M結(jié)構(gòu)的電路版圖。對版圖加固所使用的電荷收集增強(qiáng)技術(shù),進(jìn)行了TCAD仿真和分析,版圖設(shè)計(jì)中使用此加固方法是有效的。掌握標(biāo)準(zhǔn)單元的建庫流程。在已完成工作的基礎(chǔ)上,進(jìn)行物理信息和時(shí)序邏輯信息的提取,并對生成的物理信息文件和邏輯信息文件進(jìn)行驗(yàn)證,完成了SETTOFF結(jié)構(gòu)和SETTOFF-M結(jié)構(gòu)標(biāo)準(zhǔn)庫單元的建立。
[Abstract]:With the development of aerospace industry, integrated circuits are more and more used in spacecraft. Spacecraft in the radiation environment is vulnerable to the impact of radiation particles to produce a lot of radiation effects, so the high reliability of the circuit is particularly important for spacecraft. With the rapid development of integrated circuit manufacturing technology, the characteristic size of transistor becomes smaller, which makes the probability of single particle effect increase. In order to ensure that the integrated circuit can work properly, it is necessary to strengthen the radiation resistance of the memory circuit, especially the flip-flop. In this paper, after analyzing the existing circuit level anti-radiation reinforcement, we choose a kind of D flip-flop (soft error and timing error Tolerant Flip-Flop) structure with high reliability and low cost as the research object. The structure of the circuit is analyzed in detail, and the circuit simulation and further analysis are carried out under the technology of SMIC 65nm. Aiming at the disadvantage of overturning detector area overhead in SETTOFF structure, the improvement is made. The improved set TOFF-M (soft error and timing error TOlerant Flip-Flop modified) structure is simulated in the same simulation environment. Based on the analysis of several common methods of anti-radiation reinforcement of layout level, the well electrode reinforcement method and the charge collection strengthening method are selected to reinforce the circuit before and after the improvement. Understand the basic process of drawing layout and the rules of drawing standard cell layout, draw the circuit layout of SETTOFF structure and SETTOFF-M structure according to the standard unit specification. TCAD simulation and analysis of the charge collection enhancement technique used in layout strengthening are carried out. It is effective to use this method in layout design. Master the process of building standard unit. On the basis of the completed work, the physical information and temporal logic information are extracted, and the generated physical information files and logical information files are verified. The set off structure and the set TOFF-M structure standard library unit are established.
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TN702

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 李曉蓉;周昕杰;;0.13μm CMOS工藝抗輻射觸發(fā)器優(yōu)化設(shè)計(jì)[J];電子與封裝;2015年10期

2 楊玉飛;;一種抗單粒子翻轉(zhuǎn)的D觸發(fā)器[J];微處理機(jī);2015年01期

3 張丹丹;楊海鋼;李威;黃志洪;高麗江;李天文;;DICE型D觸發(fā)器三模冗余實(shí)現(xiàn)及輻照實(shí)驗(yàn)驗(yàn)證[J];半導(dǎo)體技術(shù);2014年07期

4 周榮俊;張金藝;唐夏;李娟娟;張秉煜;;適用于納米工藝的SET/SEU加固觸發(fā)器設(shè)計(jì)[J];微電子學(xué);2013年03期

5 賀興華;肖山竹;張路;張開鋒;陶華敏;盧煥章;;空間DSP信息處理系統(tǒng)存儲器SEU加固技術(shù)研究[J];宇航學(xué)報(bào);2010年02期

6 張英武;袁國順;;一種抗單粒子全加固D觸發(fā)器的設(shè)計(jì)[J];固體電子學(xué)研究與進(jìn)展;2009年03期

7 黃正峰;梁華國;陳田;詹文法;孫科;;一種容軟錯(cuò)誤的BIST結(jié)構(gòu)[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2009年01期

8 黃曄;程秀蘭;;SEU/SET加固D觸發(fā)器的設(shè)計(jì)與分析[J];半導(dǎo)體技術(shù);2009年01期

9 趙金薇;沈鳴杰;程君俠;;改進(jìn)型抗單粒子效應(yīng)D觸發(fā)器[J];半導(dǎo)體技術(shù);2007年01期

10 沈鳴杰;戴忠東;俞軍;;一種新型的抗單粒子翻轉(zhuǎn)的D觸發(fā)器[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2006年04期

相關(guān)會議論文 前1條

1 樊磊;王科;張圣君;嚴(yán)珂;姜維春;李鮮;王錚;劉振安;張萬昌;曹學(xué)蕾;;一種抗單粒子翻轉(zhuǎn)的D觸發(fā)器[A];第十六屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集（上冊）[C];2012年

相關(guān)博士學(xué)位論文 前2條

1 王天琦;影響納米CMOS器件單粒子效應(yīng)電荷收集共享關(guān)鍵問題研究[D];哈爾濱工業(yè)大學(xué);2016年

2 郭靖;SRAM存儲器抗單粒子翻轉(zhuǎn)加固設(shè)計(jì)技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2015年

相關(guān)碩士學(xué)位論文 前8條

1 程龍;基于65nm體硅CMOS的8管鎖存器抗輻射版圖加固技術(shù)研究[D];安徽大學(xué);2016年

2 楊靜;抗多節(jié)點(diǎn)翻轉(zhuǎn)的存儲器設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

3 張世永;基于源極隔離技術(shù)的集成電路敏感面積分析[D];國防科學(xué)技術(shù)大學(xué);2013年

4 戴然;單粒子翻轉(zhuǎn)效應(yīng)的模擬和驗(yàn)證技術(shù)研究[D];電子科技大學(xué);2013年

5 史冬霞;數(shù)字集成電路老化預(yù)測及單粒子效應(yīng)研究[D];合肥工業(yè)大學(xué);2013年

6 劉真;標(biāo)準(zhǔn)單元抗單粒子瞬態(tài)效應(yīng)版圖加固技術(shù)與驗(yàn)證方法研究[D];國防科學(xué)技術(shù)大學(xué);2011年

7 黃濤;高可靠標(biāo)準(zhǔn)單元庫的設(shè)計(jì)與驗(yàn)證[D];國防科學(xué)技術(shù)大學(xué);2009年

8 黃曄;同時(shí)針對SEU/SET/MBU的MOS集成電路抗輻射加固技術(shù)研究[D];上海交通大學(xué);2009年

，

本文編號：2121833