本文選題：片上系統(tǒng) + 時(shí)鐘設(shè)計(jì)　； 參考：《半導(dǎo)體光電》2017年02期

【摘要】：從方法優(yōu)化和電路設(shè)計(jì)入手,提出了基于片上系統(tǒng)(SOC)的復(fù)位方法和時(shí)鐘復(fù)位電路。設(shè)計(jì)了片外按鍵復(fù)位電路、片內(nèi)上電電路、晶振控制電路、片內(nèi)RC低頻時(shí)鐘電路、槽脈沖產(chǎn)生電路、分頻延時(shí)電路、時(shí)鐘切換電路及異步復(fù)位同步釋放電路等電路模塊。以上電路模塊構(gòu)成了片上系統(tǒng)的時(shí)鐘復(fù)位電路,形成了特定的電路時(shí)鐘復(fù)位系統(tǒng)。該時(shí)鐘復(fù)位系統(tǒng)將片外按鍵復(fù)位與片內(nèi)上電復(fù)位結(jié)合起來(lái),形成多重復(fù)位設(shè)計(jì),相比單純按鍵復(fù)位更智能,相比單純上電復(fù)位則更可靠。另外,該時(shí)鐘復(fù)位系統(tǒng)還采用了片內(nèi)RC振蕩時(shí)鐘電路等一系列電路,借助片內(nèi)RC時(shí)鐘實(shí)現(xiàn)對(duì)芯片的延時(shí)復(fù)位,進(jìn)而在保證復(fù)位期間寄存器得到正確初始化的同時(shí),還使得芯片能夠始終處在穩(wěn)定的晶振時(shí)鐘下正常工作。相比傳統(tǒng)的時(shí)鐘復(fù)位電路,該時(shí)鐘復(fù)位系統(tǒng)既便捷,又保證了系統(tǒng)初始化和系統(tǒng)工作的可靠性。
[Abstract]:Starting with method optimization and circuit design, a reset method and clock reset circuit based on on-chip system (SOC) are proposed. The key reset circuit, on-chip circuit, crystal oscillator control circuit, in-chip RC low-frequency clock circuit, slot pulse generation circuit, frequency division delay circuit, clock switching circuit and asynchronous reset synchronous release circuit are designed. The above circuit modules constitute the clock reset circuit of the on-chip system and form a specific circuit clock reset system. The clock reset system combines the out-of-chip keystroke reset with the on-chip reset to form a multiple reset design, which is more intelligent than the simple keystroke reset and more reliable than the power-on reset. In addition, a series of circuits, such as in-chip RC oscillation clock circuit, are used in the clock reset system, which realizes the delayed reset of the chip with the help of the in-chip RC clock, thus ensuring the correct initialization of the registers during the reset period. It also enables the chip to always work under a stable crystal clock. Compared with the traditional clock reset circuit, the clock reset system is convenient and reliable in system initialization and operation.
【作者單位】： 重慶光電技術(shù)研究所;
【分類(lèi)號(hào)】：TN47

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 林曉;于忠臣;;時(shí)鐘樹(shù)綜合中的有效時(shí)鐘偏移[J];電子元器件應(yīng)用;2010年12期

2 林曉;于忠臣;;時(shí)鐘樹(shù)綜合中的有效時(shí)鐘偏移[J];空間電子技術(shù);2011年01期

3 柯烈金;吳秀龍;徐太龍;;時(shí)鐘樹(shù)性能的研究及改進(jìn)方法[J];電腦知識(shí)與技術(shù);2011年16期

4 李芝燕,嚴(yán)曉浪;高速多級(jí)時(shí)鐘網(wǎng)布線[J];半導(dǎo)體學(xué)報(bào);2000年03期

5 鄧博仁,王金城,金西;基于深亞微米下時(shí)鐘樹(shù)算法優(yōu)化的研究[J];半導(dǎo)體技術(shù);2005年10期

6 江立強(qiáng),陳朝陽(yáng),沈緒榜,鄭兆青;一種有效的多時(shí)鐘網(wǎng)絡(luò)時(shí)鐘樹(shù)綜合方案[J];計(jì)算機(jī)與數(shù)字工程;2005年11期

7 王永清;王禮生;;ASIC設(shè)計(jì)流程和方法[J];中國(guó)集成電路;2005年12期

8 ;安森美半導(dǎo)體完整時(shí)鐘解決方案滿足時(shí)鐘市場(chǎng)更高要求[J];中國(guó)集成電路;2008年11期

9 黃惠萍;陸偉成;付強(qiáng);趙文慶;;基于延遲合并嵌入的帶障礙的時(shí)鐘樹(shù)布線算法[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2008年06期

10 王逵;董海瀛;程旭;;針對(duì)面積優(yōu)化的時(shí)鐘偏斜規(guī)劃算法[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年01期

相關(guān)會(huì)議論文 前4條

1 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國(guó)強(qiáng);;時(shí)鐘樹(shù)優(yōu)化方法研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 曾艷飛;張民選;趙振宇;;魚(yú)骨型時(shí)鐘結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 楊正強(qiáng);趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時(shí)鐘設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 宋衛(wèi)衛(wèi);馬馳遠(yuǎn);趙振宇;楊正強(qiáng);陳安安;;40nm工藝下精確時(shí)鐘借用方法的研究[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前3條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設(shè)計(jì)與優(yōu)化算法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

2 史江義;基于IP核的SOC設(shè)計(jì)關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

3 何小威;基于片上天線的高頻全局時(shí)鐘無(wú)線分布關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 何海昌;基于時(shí)鐘偏斜調(diào)度的VLSI時(shí)序優(yōu)化方法研究[D];電子科技大學(xué);2015年

2 駱禮廳;基于SOC Encounter的ASIC芯片后端設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

3 張婷婷;ASIC后端設(shè)計(jì)中的時(shí)鐘樹(shù)綜合優(yōu)化研究[D];湘潭大學(xué);2015年

4 龐佳軍;低電壓時(shí)鐘樹(shù)結(jié)構(gòu)的研究與實(shí)現(xiàn)[D];東南大學(xué);2015年

5 徐亮;低電壓抗工藝波動(dòng)時(shí)鐘樹(shù)的設(shè)計(jì)及實(shí)現(xiàn)[D];東南大學(xué);2016年

6 張衍奎;高性能芯片時(shí)鐘樹(shù)的物理設(shè)計(jì)與實(shí)現(xiàn)[D];大連理工大學(xué);2015年

7 石柱;時(shí)鐘網(wǎng)格的設(shè)計(jì)與分析[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

8 黃偉堅(jiān);全芯片時(shí)鐘網(wǎng)絡(luò)的綜合與優(yōu)化方法[D];上海交通大學(xué);2010年

9 西西志華;時(shí)鐘樹(shù)有用偏差優(yōu)化的高效實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

10 徐金龍;片上時(shí)鐘產(chǎn)生電路的研究[D];哈爾濱工業(yè)大學(xué);2009年

，

本文編號(hào)：2108733