本文選題：三值邏輯 + CNFET��； 參考：《寧波大學(xué)學(xué)報(bào)(理工版)》2016年01期

【摘要】：通過對(duì)脈沖式時(shí)序電路的研究,利用多值開關(guān)信號(hào)理論,設(shè)計(jì)基于碳納米場(chǎng)效應(yīng)晶體管的單邊沿和雙邊沿三值脈沖式D觸發(fā)器.該方案利用CNFET高速低功耗特征,結(jié)合多值邏輯電路的開關(guān)運(yùn)算,簡(jiǎn)化函數(shù)表達(dá)式,優(yōu)化電路結(jié)構(gòu),減少晶體管數(shù)量,達(dá)到了降低功耗的目的.經(jīng)過HSPICE仿真結(jié)果表明,所設(shè)計(jì)的三值脈沖式D觸發(fā)器具有正確的邏輯功能和低功耗特性.
[Abstract]:Based on the research of pulse timing circuit and the theory of multi-valued switch signal, the single-edge and dual-edge ternary pulse D flip-flop based on carbon nanoscale field effect transistor is designed. This scheme utilizes the characteristics of CNFET high speed and low power consumption, combines the switching operation of multivalued logic circuit, simplifies the function expression, optimizes the circuit structure and reduces the number of transistors, thus reducing the power consumption. The HSpice simulation results show that the ternary pulse D flip-flop has correct logic function and low power consumption.
【作者單位】： 寧波大學(xué)電路與系統(tǒng)研究所;
【基金】：國(guó)家自然科學(xué)基金(61234002) 浙江省自然科學(xué)基金(Z1111219)
【分類號(hào)】：TN783

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 蘇成富;D觸發(fā)器在N／2分頻電路中的應(yīng)用[J];電測(cè)與儀表;1994年12期

2 孫鐵署,蔡理,馬彥芬;一種基于互補(bǔ)型單電子晶體管D觸發(fā)器設(shè)計(jì)[J];河北大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年06期

3 趙敏笑;蘇紅富;陳偕雄;;基于低功耗雙邊沿D觸發(fā)器的任意進(jìn)制異步計(jì)數(shù)器設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2007年05期

4 任駿原;;基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年12期

5 賈尚虎;用D觸發(fā)器及555定時(shí)器組成的一種正交脈沖發(fā)生器[J];電子與自動(dòng)化;2000年05期

6 李思淵,何山虎,陳次珀,趙全喜,強(qiáng)小鳳;雙極型D觸發(fā)器成品率試驗(yàn)報(bào)告[J];半導(dǎo)體技術(shù);1978年05期

7 莫凡,俞軍,章倩苓;一種單鎖存器CMOS靜態(tài)D觸發(fā)器的設(shè)計(jì)[J];半導(dǎo)體學(xué)報(bào);1999年12期

8 方俠海;肖特基高速四D觸發(fā)器的設(shè)計(jì)與制造[J];半導(dǎo)體技術(shù);1983年03期

9 梁亢;;用雙D觸發(fā)器構(gòu)成的壓控振蕩器[J];集成電路應(yīng)用;1994年04期

10 詹錦鋒;;理實(shí)一體化教學(xué)在電子專業(yè)中的實(shí)踐與應(yīng)用——基于D觸發(fā)器定時(shí)電路的教學(xué)案例[J];科技視界;2012年19期

，

本文編號(hào)：2061577