本文選題：低功耗設計 + 門控時鐘��； 參考：《科學技術創(chuàng)新》2018年07期

【摘要】：在大規(guī)模的集成電路設計中,門控時鐘技術能夠有效的減少功率消耗,由于信號的特點使門控時鐘在設計上會出現(xiàn)錯誤,以及其他問題,為了解決這些問題,將門控時鐘的檢查和優(yōu)化技術使用中將門控時鐘的風險減少,并且加強電路的穩(wěn)定性。
[Abstract]:In the large-scale integrated circuit design, the gated clock technology can effectively reduce the power consumption, because of the characteristics of the signal, there will be errors in the design of the gated clock, and other problems, in order to solve these problems, The risk of gating clock is reduced and the stability of circuit is enhanced.
【作者單位】： 貴州航天電子科技有限公司
【分類號】：TN431.2

【相似文獻】

相關期刊論文 前10條

1 黨君禮;劉百玉;歐陽嫻;白永林;舒雅;熊發(fā)田;李曉坤;雷娟;;用于激光調Q技術的高速電光門控系統(tǒng)設計[J];紅外與激光工程;2008年S1期

2 殷瑞祥,郭昒,陳敏;同步數(shù)字集成電路設計中的時鐘樹分析[J];華南理工大學學報(自然科學版);2005年06期

3 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];電子元器件應用;2010年12期

4 林曉;于忠臣;;時鐘樹綜合中的有效時鐘偏移[J];空間電子技術;2011年01期

5 柯烈金;吳秀龍;徐太龍;;時鐘樹性能的研究及改進方法[J];電腦知識與技術;2011年16期

6 李芝燕,嚴曉浪;高速多級時鐘網布線[J];半導體學報;2000年03期

7 鄧博仁,王金城,金西;基于深亞微米下時鐘樹算法優(yōu)化的研究[J];半導體技術;2005年10期

8 江立強,陳朝陽,沈緒榜,鄭兆青;一種有效的多時鐘網絡時鐘樹綜合方案[J];計算機與數(shù)字工程;2005年11期

9 王永清;王禮生;;ASIC設計流程和方法[J];中國集成電路;2005年12期

10 ;安森美半導體完整時鐘解決方案滿足時鐘市場更高要求[J];中國集成電路;2008年11期

相關會議論文 前7條

1 黨君禮;劉百玉;歐陽嫻;白永林;舒雅;熊發(fā)田;李曉坤;雷娟;;用于激光調Q技術的高速電光門控系統(tǒng)設計[A];高精度幾何量光電測量與校準技術研討會論文集[C];2008年

2 劉戰(zhàn)濤;趙振宇;張民選;楊朱黎;張國強;;時鐘樹優(yōu)化方法研究[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

3 曾艷飛;張民選;趙振宇;;魚骨型時鐘結構的設計與實現(xiàn)[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

4 楊正強;趙振宇;衣曉飛;宋衛(wèi)衛(wèi);陳安安;;基于EDI的混合型時鐘設計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

5 宋衛(wèi)衛(wèi);馬馳遠;趙振宇;楊正強;陳安安;;40nm工藝下精確時鐘借用方法的研究[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

6 徐華盛;孫鍵;申屠軍;;門控微通道光電倍增管組件[A];中國電子學會真空電子學分會第十二屆學術年會論文集[C];1999年

7 戴慧東;何偉基;苗壯;陳云飛;顧國華;;基于壓縮門控的三維主動成像[A];黑龍江、江蘇、山東、河南、江西 五省光學（激光）聯(lián)合學術‘13年會論文（摘要）集[C];2013年

相關博士學位論文 前2條

1 蔡懿慈;極大規(guī)模集成電路全局互連線設計與優(yōu)化算法研究[D];中國科學技術大學;2007年

2 史江義;基于IP核的SOC設計關鍵技術研究[D];西安電子科技大學;2007年

相關碩士學位論文 前10條

1 宋燦孔;多級門控時鐘網絡設計優(yōu)化[D];國防科學技術大學;2015年

2 姬強;基于時鐘門控技術對內存控制模塊的RTL級功耗優(yōu)化[D];西安電子科技大學;2017年

3 何海昌;基于時鐘偏斜調度的VLSI時序優(yōu)化方法研究[D];電子科技大學;2015年

4 駱禮廳;基于SOC Encounter的ASIC芯片后端設計研究[D];西安電子科技大學;2014年

5 張婷婷;ASIC后端設計中的時鐘樹綜合優(yōu)化研究[D];湘潭大學;2015年

6 龐佳軍;低電壓時鐘樹結構的研究與實現(xiàn)[D];東南大學;2015年

7 徐亮;低電壓抗工藝波動時鐘樹的設計及實現(xiàn)[D];東南大學;2016年

8 張衍奎;高性能芯片時鐘樹的物理設計與實現(xiàn)[D];大連理工大學;2015年

9 石柱;時鐘網格的設計與分析[D];國防科學技術大學;2012年

10 黃偉堅;全芯片時鐘網絡的綜合與優(yōu)化方法[D];上海交通大學;2010年

，

本文編號：1953181