本文選題：人工耳蝸 + 低電壓�。� 參考：《華中科技大學學報(自然科學版)》2017年09期

【摘要】：基于臺積電TSMC 0.35μm 3.3V標準半導體工藝,完成一款低電壓、超低功耗人工耳蝸植入體芯片設計與流片.首先,基于目標工藝設計一套2.0V低電壓標準單元庫,完成電路結構設計、特征化提取和版圖設計;其次,以2.0V低電壓標準單元庫為目標工藝庫,完成植入體芯片綜合及物理設計,引入基于蒙特卡羅仿真的統計靜態(tài)時序分析方法,提高低電壓路徑的時序收斂性.測試結果顯示:當工作電壓由3.3V降至2.0V時,人工耳蝸植入體芯片功能正常,全芯片功耗下降了74.7%.
[Abstract]:Based on TSMC 0.35 渭 m 3.3V standard semiconductor technology, a low-voltage and ultra-low power chip for cochlear implant was designed and fabricated. First of all, based on the target process design, a set of low voltage standard cell library of 2.0 V is designed to complete the circuit structure design, feature extraction and layout design. Secondly, the 2.0 V low voltage standard cell library is taken as the target process library. In order to improve the timing convergence of low voltage path, a statistical static timing analysis method based on Monte Carlo simulation is introduced to complete the synthesis and physical design of implants. The test results show that when the working voltage is reduced from 3.3 V to 2.0 V, the function of the cochlear implant chip is normal, and the power consumption of the whole chip is reduced by 74.7%.
【作者單位】： 廈門理工學院光電與通信工程學院;中國科學院微電子研究所;
【基金】：國家自然科學基金資助項目(61306093)
【分類號】：TN402

【相似文獻】

相關期刊論文 前1條

1 ;突破國外技術壟斷 造福千萬聽障人士——記杭州諾爾康神經電子科技有限公司[J];中國醫(yī)學文摘(耳鼻咽喉科學);2013年05期

相關重要報紙文章 前1條

1 本報記者 于娜;李方平：“合同大王”轉身神經電子產業(yè)夢[N];華夏時報;2011年

，

本文編號：1904883