本文選題：數(shù)模轉(zhuǎn)換器 + 權(quán)電容陣列　； 參考：《北京交通大學(xué)學(xué)報(bào)》2017年02期

【摘要】：為提高權(quán)電容陣列DAC的性能,本文通過(guò)建立權(quán)電容陣列DAC的理想模型和狀態(tài)轉(zhuǎn)換模型,求解出零狀態(tài)輸出和非零狀態(tài)輸出,證明了權(quán)電容陣列DAC輸出僅包含系統(tǒng)的零狀態(tài)響應(yīng),而與前次輸入無(wú)關(guān).根據(jù)權(quán)電容陣列DAC的頻率響應(yīng)特性和時(shí)域響應(yīng)函數(shù),得到一種電容陣列DAC轉(zhuǎn)換速度的估計(jì)方法,并建立了支路時(shí)間常數(shù)與轉(zhuǎn)換開(kāi)關(guān)導(dǎo)通電阻之間的限制關(guān)系.通過(guò)仿真分析驗(yàn)證了權(quán)電容陣列DAC轉(zhuǎn)換速度的估計(jì)方法,為權(quán)電容陣列DAC的設(shè)計(jì)和應(yīng)用提供了理論依據(jù).
[Abstract]:In order to improve the performance of the weighted capacitor array (DAC), the ideal model and the state transition model of the DAC are established, and the zero-state output and the non-zero-state output are obtained. It is proved that the output of the weighted capacitor array DAC includes only the zero-state response of the system. It has nothing to do with the previous input. According to the frequency response characteristics and time domain response function of the weighted capacitor array (DAC), a method for estimating the conversion speed of the capacitor array DAC is obtained, and the limiting relation between the branch time constant and the on-resistance of the switching switch is established. The method of estimating the conversion speed of the weighted capacitor array (DAC) is verified by simulation analysis, which provides a theoretical basis for the design and application of the weighted capacitor array (DAC).
【作者單位】： 北京交通大學(xué)電子信息工程學(xué)院;北京聯(lián)合大學(xué)信息學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(61273061)~~
【分類(lèi)號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 ;DAC得益于iCMOS工藝的優(yōu)勢(shì)[J];電子設(shè)計(jì)技術(shù);2006年06期

2 陸楠;;雙通道16位DAC支持多標(biāo)準(zhǔn)、多載波通信系統(tǒng)[J];電子設(shè)計(jì)技術(shù);2009年12期

3 魯冰;;最高精度18位單調(diào)性DAC[J];電子產(chǎn)品世界;2008年10期

4 劉洋;;多通道DAC內(nèi)置DPC提高穩(wěn)定性[J];電子設(shè)計(jì)技術(shù);2010年09期

5 RandallCarver;;混頻器用作開(kāi)關(guān),可使DAC采樣頻率加倍[J];電子設(shè)計(jì)技術(shù);2004年06期

6 沈佳銘;洪亮;石春琦;賴宗聲;;一種用于音頻DAC的可重構(gòu)Σ-Δ調(diào)制器的設(shè)計(jì)[J];微電子學(xué);2007年03期

7 ;Adaptive Sound Technologies公司選用歐勝DAC和揚(yáng)聲器放大器[J];電信工程技術(shù)與標(biāo)準(zhǔn)化;2009年12期

8 Ken Kavanagh;;升壓電源和高壓DAC為天線和濾波器提供調(diào)諧信號(hào)[J];電子設(shè)計(jì)技術(shù);2011年05期

9 李怡南;;自制膽DAC解碼器[J];實(shí)用電子文摘;1997年12期

10 ;功率DAC—D級(jí)功放新應(yīng)用[J];音響技術(shù);2000年02期

相關(guān)重要報(bào)紙文章 前2條

1 浙江 王明海 編譯;2個(gè)混頻器使DAC采樣頻率倍增[N];電子報(bào);2013年

2 湖北 付家明;加裝DAC板改善VCD機(jī)音質(zhì)[N];電子報(bào);2003年

相關(guān)碩士學(xué)位論文 前8條

1 楊鳳;12位低噪聲雙極性DAC電路設(shè)計(jì)及物理實(shí)現(xiàn)[D];湘潭大學(xué);2015年

2 李智;基于準(zhǔn)浮柵技術(shù)的12位乘法型DAC[D];南開(kāi)大學(xué);2011年

3 曾慶磊;音頻通信中過(guò)采樣DAC的設(shè)計(jì)及FPGA實(shí)現(xiàn)[D];山東大學(xué);2008年

4 李笑笑;用于24比特音頻DAC的單環(huán)單比特Σ-Δ調(diào)制器的設(shè)計(jì)與FPGA實(shí)現(xiàn)[D];上海交通大學(xué);2010年

5 馬瑞;基于FPGA的高精度DAC測(cè)試方法研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2013年

6 席望;高速電流舵DAC動(dòng)態(tài)性能的提升研究[D];西安電子科技大學(xué);2014年

7 林宇婧;用于高性能電流舵型DAC的數(shù)字校準(zhǔn)模塊研究[D];復(fù)旦大學(xué);2013年

8 秦玲;10bits，200MHz分段電流舵DAC的設(shè)計(jì)[D];電子科技大學(xué);2006年

，

本文編號(hào)：1875828