本文選題：IC測(cè)試 + 內(nèi)建自測(cè)試　； 參考：《電子與信息學(xué)報(bào)》2017年09期

【摘要】：該文提出了一種基于內(nèi)建自測(cè)試(BIST)的Test-Per-Clock混合模式向量產(chǎn)生方法。測(cè)試由兩個(gè)部分組成:自由線性反饋移位寄存器(LFSR)偽隨機(jī)測(cè)試模式和受控LFSR確定型測(cè)試模式。偽隨機(jī)測(cè)試模式用于快速地檢測(cè)偽隨機(jī)易測(cè)故障,減少確定型數(shù)據(jù)存儲(chǔ)。受控LFSR測(cè)試模式采用直接存儲(chǔ)在ROM中的控制位流對(duì)剩余故障產(chǎn)生確定型測(cè)試。通過對(duì)提出的BIST混合模式測(cè)試結(jié)構(gòu)理論分析,提出了偽隨機(jī)向量的選取方法以及基于受控線性移位確定型測(cè)試生成方法�；鶞�(zhǔn)電路的仿真結(jié)果表明,該方法可以獲得完全單固定型故障覆蓋率,其測(cè)試產(chǎn)生器設(shè)計(jì)簡(jiǎn)單且具有良好的穩(wěn)定性,與其他方法相比,具有較低的測(cè)試開銷和較短的測(cè)試應(yīng)用時(shí)間。
[Abstract]:In this paper, a Test-Per-Clock hybrid pattern vector generation method based on built in self test (BIST) is proposed. The test consists of two parts: free linear feedback shift register (LFSRs) pseudorandom test mode and controlled LFSR deterministic test mode. Pseudorandom test mode is used to detect pseudorandom fault quickly and reduce deterministic data storage. The controlled LFSR test mode uses the control bit flow stored directly in the ROM to produce deterministic test for the remaining faults. Based on the theoretical analysis of the proposed BIST mixed mode test structure, a pseudorandom vector selection method and a test generation method based on controlled linear shift deterministic test are proposed. The simulation results of the reference circuit show that the proposed method can obtain complete single-fixed fault coverage, and the test generator has a simple design and good stability, compared with other methods. It has lower test cost and shorter test application time.
【作者單位】： 杭州電子科技大學(xué);
【基金】：浙江省自然科學(xué)基金(LQ15F040005)~~
【分類號(hào)】：TN407

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 杭靜,徐拾義;測(cè)試生成算法評(píng)估與預(yù)報(bào)系統(tǒng)[J];計(jì)算機(jī)工程;2001年05期

2 徐建斌,李智;神經(jīng)網(wǎng)絡(luò)在組合電路故障模擬測(cè)試生成算法中的應(yīng)用[J];電路與系統(tǒng)學(xué)報(bào);2001年04期

3 劉蓬俠,曾芷德,李思昆;一個(gè)多算法集成的靈活并行測(cè)試生成原型系統(tǒng)[J];計(jì)算機(jī)工程與科學(xué);2001年05期

4 劉曉東,張毅剛,孫圣和;具有最小搜索空間的優(yōu)化測(cè)試生成算法[J];儀器儀表學(xué)報(bào);2002年S1期

5 張禮勇;劉煜坤;張旭;;有限掃描集成電路測(cè)試生成方法[J];電測(cè)與儀表;2009年04期

6 茅巍巍,凌燮亭;易測(cè)電路的構(gòu)成及其測(cè)試生成算法[J];電子學(xué)報(bào);1986年02期

7 茅巍巍,阮根鴻,凌燮亭;一種新的功能級(jí)數(shù)字電路測(cè)試生成算法[J];電子學(xué)報(bào);1986年06期

8 向東;魏道政;;測(cè)試生成算法[J];微電子測(cè)試;1994年02期

9 劉曉東,孫圣和;采用基本門單元完全測(cè)試矢量的測(cè)試生成算法[J];微電子學(xué);2002年01期

10 張必超;于鵬;;組合數(shù)字集成電路測(cè)試生成技術(shù)研究[J];中國(guó)測(cè)試技術(shù);2007年03期

相關(guān)會(huì)議論文 前6條

1 鄺繼順;汪昱;魏小芬;;基于不確定門延遲的瞬態(tài)電流測(cè)試自動(dòng)測(cè)試生成[A];第十屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議論文集[C];2003年

2 張e，

本文編號(hào)：1804465