發(fā)布時(shí)間：2018-04-11 06:03

  本文選題：高通量 + 眾核處理器��； 參考：《中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院)》2015年碩士論文

【摘要】：隨著以社交網(wǎng)絡(luò)、云計(jì)算和網(wǎng)絡(luò)多媒體為代表的新型網(wǎng)絡(luò)應(yīng)用的出現(xiàn),人們需要處理的數(shù)據(jù)量越來(lái)越大,而當(dāng)前數(shù)據(jù)中心采用面向通用計(jì)算領(lǐng)域的處理器,在結(jié)構(gòu)設(shè)計(jì)時(shí)并未充分考慮到高吞吐、強(qiáng)實(shí)時(shí)、低延遲和易擴(kuò)展等高通量應(yīng)用領(lǐng)域的典型特征。所以需要設(shè)計(jì)一種適合處理高通量計(jì)算的處理器,而且需要找到一種具備高吞吐、強(qiáng)實(shí)時(shí)、低延遲和易擴(kuò)展的片內(nèi)互聯(lián)結(jié)構(gòu)。由于速度,精度,以及靈活性的限制,普通的驗(yàn)證方法以及驗(yàn)證平臺(tái)無(wú)法完成對(duì)高通量眾核處理器的驗(yàn)證需求。本文提出一種靈活的可配置的FPGA (Field Programmable Gate Array)驗(yàn)證平臺(tái),利用多塊FPGA板卡通過(guò)高速線纜連在一起實(shí)現(xiàn)容量可配置,互聯(lián)方式可配置,連線長(zhǎng)度可配置等,來(lái)完成對(duì)高通量眾核處理器內(nèi)部結(jié)構(gòu)的研究和驗(yàn)證。本文完成的主要工作包括：(1)在充分考慮驗(yàn)證平臺(tái)的靈活性的基礎(chǔ)上,保證驗(yàn)證平臺(tái)的可行性,以及可靠性和穩(wěn)定性,設(shè)計(jì)出整個(gè)可配置驗(yàn)證平臺(tái)的硬件電路部分。(2)基于Xilinx的7系列FPGA的IP (Intellectual Property)核設(shè)計(jì)出高速的DDR (Double Data Rate)控制器和PCI Express控制器,并實(shí)現(xiàn)DMA (Direct Memory Access)功能。(3)在驗(yàn)證平臺(tái)上面實(shí)現(xiàn)高通量眾核處理器的模塊級(jí)的驗(yàn)證工作。(4)實(shí)現(xiàn)高通量眾核芯片的系統(tǒng)級(jí)驗(yàn)證工作并在整個(gè)系統(tǒng)上面運(yùn)行應(yīng)用程序。本文設(shè)計(jì)和實(shí)現(xiàn)的可配置的眾核結(jié)構(gòu)驗(yàn)證系統(tǒng)已經(jīng)用于國(guó)家核高基項(xiàng)目中,為實(shí)現(xiàn)高通量芯片的結(jié)構(gòu)研究提供了可靠的平臺(tái)。
[Abstract]:With the emergence of new network applications, such as social networks, cloud computing and network multimedia, the amount of data that people need to deal with is increasing.The typical characteristics of high throughput applications such as high throughput, strong real time, low delay and easy expansion are not fully taken into account in structural design.Therefore, we need to design a processor suitable for high throughput computing, and find a high throughput, strong real-time, low delay and easy to expand the on-chip interconnection architecture.Due to the limitations of speed, precision, and flexibility, common verification methods and verification platforms can not meet the verification requirements for high-throughput multi-core processors.In this paper, a flexible and configurable FPGA Field Programmable Gate Array-based verification platform is proposed. By using multiple FPGA boards connected by high-speed cables and cables, the capacity can be configured, the interconnection mode can be configured, and the length of the connection can be configured, etc.To complete the research and verification of the internal structure of high throughput multicore processor.The main work accomplished in this paper includes: 1) ensuring the feasibility, reliability and stability of the verification platform on the basis of fully considering the flexibility of the verification platform.The hardware circuit of the whole configurable verification platform is designed. (2) based on the Xilinx 7 series FPGA IP intellectual property core, the high speed DDR double Data repeat controller and PCI Express controller are designed.And implement DMA Direct Memory access. 3) implement the module level verification of high-throughput multi-core processor on the verification platform) realize the system-level verification of high-throughput multi-core chip and run the application program on the whole system.The configurable multi-core structure verification system designed and implemented in this paper has been used in the national nuclear high-base project, which provides a reliable platform for the structure research of high-throughput chips.
【學(xué)位授予單位】：中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN791

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陶品;;嵌入式系統(tǒng)——第二講 百花齊放的嵌入式處理器[J];世界電子元器件;2006年03期

2 李超;張美琳;楊旭;徐勇軍;駱祖瑩;;安全處理器體系結(jié)構(gòu)的現(xiàn)狀與展望[J];小型微型計(jì)算機(jī)系統(tǒng);2011年10期

3 王恩東;秦濟(jì)龍;;處理器互聯(lián)體系結(jié)構(gòu)的一些特點(diǎn)分析[J];科學(xué)技術(shù)與工程;2011年30期

4 余衛(wèi)東;MMX技術(shù)[J];電腦知識(shí);1997年03期

5 Dipl.-Ing.Alexander Sch銉der;;嵌入式處理器解決車載多媒體系統(tǒng)中的設(shè)計(jì)難題[J];世界電子元器件;2007年12期

6 C.A.(Al)Dennis ,陳瑞源 ,力康;公用信號(hào)處理器的應(yīng)用和設(shè)計(jì)[J];系統(tǒng)工程與電子技術(shù);1987年06期

7 張健;奔騰Ⅱ、奔騰Ⅱ至強(qiáng)、賽揚(yáng)處理器各司其職[J];電腦技術(shù);1998年09期

8 Robert Cravotta;;可配置處理器應(yīng)用日趨紅火[J];電子設(shè)計(jì)技術(shù);2003年11期

9 劉磊;鄒候文;唐屹;;一種可編程安全處理器體系結(jié)構(gòu)的研究與實(shí)現(xiàn)[J];廣州大學(xué)學(xué)報(bào)(自然科學(xué)版);2006年04期

10 張錚;趙榮彩;顏峻;邰銘;陳科;;網(wǎng)絡(luò)處理器體系結(jié)構(gòu)和應(yīng)用綜述[J];信息工程大學(xué)學(xué)報(bào);2006年04期

相關(guān)會(huì)議論文 前3條

1 宋緋;劉曉寧;;DSP/MCU結(jié)構(gòu)的新型處理器[A];第九屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集[C];2004年

2 趙秋平;楊燦群;王鋒;;LBM算法在Cell處理器上的實(shí)現(xiàn)和優(yōu)化[A];2008'中國(guó)信息技術(shù)與應(yīng)用學(xué)術(shù)論壇論文集（二）[C];2008年

3 周巍;孫冰;戰(zhàn)立明;呂建華;王國(guó)仁;于戈;;基于DOM模型的XML查詢處理器的設(shè)計(jì)與實(shí)現(xiàn)[A];第十八屆全國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集（研究報(bào)告篇）[C];2001年

相關(guān)重要報(bào)紙文章 前10條

1 ;處理器上演多核大戲[N];計(jì)算機(jī)世界;2005年

2 心元;PC“心臟”的搏擊[N];計(jì)算機(jī)世界;2004年

3 清華大學(xué)微處理器與SoC技 術(shù)研究中心 王海霞 汪東升;顛覆傳統(tǒng)理念[N];計(jì)算機(jī)世界;2005年

4 清華大學(xué)微處理器與SoC技術(shù)研究 中心 汪東升 王海霞 張悠慧 李兆麟;CMP 開(kāi)啟處理器效能時(shí)代[N];計(jì)算機(jī)世界;2005年

5 江蘇 netfan;體現(xiàn)速度與性能[N];電腦報(bào);2004年

6 四川 王毅;變革進(jìn)行時(shí)[N];電腦報(bào);2004年

7 清華大學(xué)微處理器與SoC技術(shù)研究中心 汪東升;多核技術(shù)天地廣闊[N];計(jì)算機(jī)世界;2006年

8 本報(bào)記者 李獻(xiàn) 王皓;2002年服務(wù)器四大景觀[N];計(jì)算機(jī)世界;2003年

9 ;MontaVista Linux 2．1跨平臺(tái)[N];中國(guó)計(jì)算機(jī)報(bào);2002年

10 ;CPU技術(shù)進(jìn)步牛氣沖天[N];計(jì)算機(jī)世界;2004年

相關(guān)博士學(xué)位論文 前10條

1 吳臻志;多標(biāo)準(zhǔn)高性能前向糾錯(cuò)碼處理器[D];北京理工大學(xué);2015年

2 魏繼增;可配置可擴(kuò)展處理器關(guān)鍵問(wèn)題研究[D];天津大學(xué);2010年

3 霍文捷;嵌入式處理器安全運(yùn)行機(jī)制的研究與設(shè)計(jì)[D];華中科技大學(xué);2010年

4 從明;類數(shù)據(jù)流驅(qū)動(dòng)的分片式處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

5 徐光;分片式流處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

6 李勇;異步數(shù)據(jù)觸發(fā)微處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

7 任永青;邏輯核動(dòng)態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu)[D];中國(guó)科學(xué)技術(shù)大學(xué);2010年

8 黎鐵軍;嵌入式流媒體處理器體系結(jié)構(gòu)技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2005年

9 黃海林;高可靠處理器體系結(jié)構(gòu)研究[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2006年

10 劉光輝;高效處理器容錯(cuò)技術(shù)研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2013年

相關(guān)碩士學(xué)位論文 前10條

1 梁彥;可配置的眾核結(jié)構(gòu)驗(yàn)證系統(tǒng)的研究與實(shí)現(xiàn)[D];中國(guó)科學(xué)院大學(xué)(工程管理與信息技術(shù)學(xué)院);2015年

2 曾斌;分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù)[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

3 黃冕;X處理器存儲(chǔ)一致性模型的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2008年

4 趙燦明;分片式處理器上激進(jìn)執(zhí)行模型分析[D];中國(guó)科學(xué)技術(shù)大學(xué);2009年

5 劉晉汾;處理器描述語(yǔ)言的研究與應(yīng)用[D];解放軍信息工程大學(xué);2011年

6 劉子揚(yáng);基于虛擬計(jì)算群的眾核處理器動(dòng)態(tài)在線任務(wù)調(diào)度算法研究[D];上海交通大學(xué);2013年

7 邸志雄;多核包處理器數(shù)據(jù)控制總線技術(shù)研究[D];西安電子科技大學(xué);2010年

8 方紅霞;基于指令的處理器時(shí)延測(cè)試產(chǎn)生方法[D];中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）;2005年

9 黎寶峰;嵌入式DSP處理器的設(shè)計(jì)與驗(yàn)證[D];湖南大學(xué);2003年

10 鐘松延;可配置可擴(kuò)展處理器編譯器設(shè)計(jì)[D];天津大學(xué);2012年

，

本文編號(hào)：1734723