本文選題：低功耗物理設計　切入點：多電源電壓　出處：《杭州電子科技大學》2015年碩士論文

【摘要】：隨著集成電路工藝技術的不斷發(fā)展,晶體管的特征尺寸不斷縮小,芯片單位面積上集成的晶體管數(shù)目越來越多。當晶體管的特征尺寸減小到納米級時,一些超大規(guī)模集成電路(VLSI)芯片上集成的晶體管數(shù)目己高達上千億門。同時,由于晶體管的特征尺寸不斷縮小,其泄漏電流所引起的靜態(tài)功耗急劇上升,使得功耗在現(xiàn)階段的集成電路設計中已受到越來越多的關注。功耗會影響芯片的封裝和成本,同時功耗的不斷增加還會產(chǎn)生例如電遷移等一系列問題,從而使芯片的可靠性降低。這些因素使得集成電路設計者不得不加大對芯片功耗設計的研究。本文首先介紹了低功耗技術所面臨的的挑戰(zhàn)、國內外研究現(xiàn)狀以及研究意義。接著具體分析了功耗的組成,并從工藝級、電路級、門級和系統(tǒng)級等方面探討了降低功耗的方法。然后以sblk_dfttr_vdci模塊為例,簡要地介紹了基于Golden UPF (Unified Power Format)的低功耗物理設計流程,完成了從Netlist到GDS2的全過程設計。再接著本文對模塊中所使用的多電源電壓和門控電源技術的物理實現(xiàn),特別是對于多電源電壓域的創(chuàng)建、電平轉換器的插入和隔離單元的插入等過程進行了詳細探討。最后對完成低功耗物理設計的模塊進行了總功耗和功耗完整性的分析。對于總功耗的驗證,使用Synopsys公司的PrimetimePX工具,其分析的結果顯示完全滿足模塊對于功耗的要求;對于功耗完整性的分析,主要從電壓降和電遷移這兩方面來進行；從Apache公司的Redhawk工具分析的結果看,動態(tài)電壓降、靜態(tài)電壓降和抗電遷移的結果良好,滿足模塊的設計要求。本文的亮點在于：對于TSMC 28nm工藝的sblk_dfttr_vdci模塊,采用新型的基于GoldenUPF的低功耗物理設計流程,完成多電源電壓和門控電源等低功耗技術的設計和物理實現(xiàn),使其模塊達到功耗設計的目標。在本文中,對于門控電源和多電源電壓低功耗技術的物理實現(xiàn)過程中的難點和重點進行了詳細并且深入地探討,特別是對于多電源電壓域的創(chuàng)建、電平轉換器的插入、電平轉換器的電源線的連接、電源開關單元的插入和隔離單元的插入等提供了詳細的實現(xiàn)過程,可以為研究低功耗物理設計的工程師提供一定的參考,并為以后的項目奠定基礎。
[Abstract]:With the development of integrated circuit technology, the characteristic size of transistors is shrinking and the number of integrated transistors per unit area is increasing.When the characteristic size of transistors is reduced to nanoscale, the number of transistors integrated on some VLSI chips has reached hundreds of billions.At the same time, the static power consumption caused by the leakage current of transistors increases sharply due to the decreasing characteristic size of transistors, which makes the power consumption more and more concerned in the current integrated circuit design.The power consumption will affect the packaging and cost of the chip, and the increasing power consumption will cause a series of problems, such as electromigration, which will reduce the reliability of the chip.These factors make IC designers have to increase the research on chip power design.This paper first introduces the challenges faced by low-power technology, research status and significance at home and abroad.Then, the composition of power consumption is analyzed in detail, and the methods of reducing power consumption are discussed from the aspects of process level, circuit level, gate level and system level.Then taking the sblk_dfttr_vdci module as an example, this paper briefly introduces the low-power physical design flow based on Golden UPF Unified Power format, and completes the whole process design from Netlist to GDS2.Then the physical realization of multi-power supply voltage and gated power technology used in the module is discussed in detail, especially for the creation of multi-power voltage domain, the insertion of level converter and the insertion of isolation unit.Finally, the overall power consumption and power integrity of the low-power physical design module are analyzed.For the verification of total power consumption, the analysis results of PrimetimePX tool of Synopsys Company show that the power consumption requirements of the module are fully met, and the power integrity analysis is mainly carried out from voltage drop and electromigration.From the analysis of Redhawk tools of Apache Company, it can be seen that the results of dynamic voltage drop, static voltage drop and resistance to electromigration are good, which meet the design requirements of the module.The highlight of this paper lies in: for the sblk_dfttr_vdci module of TSMC 28nm process, a new low-power physical design flow based on GoldenUPF is adopted to complete the design and physical realization of low-power technology such as multi-power supply voltage and gated power supply.Make its module achieve the goal of power design.In this paper, the difficulties and emphases in the physical implementation of gated power supply and multi-power voltage low-power technology are discussed in detail and deeply, especially for the establishment of multi-source voltage domain and the insertion of level converter.The connection of the power line of the level converter, the insertion of the power switch unit and the insertion of the isolation unit provide a detailed implementation process, which can provide a certain reference for the engineers who study the low-power physical design.And lay the foundation for future projects.
【學位授予單位】：杭州電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN47

【相似文獻】

相關期刊論文 前10條

1 楊磊;孫豐剛;柳平增;孫賽賽;;芯片層次化物理設計中的時序預算及時序收斂[J];計算機與數(shù)字工程;2011年10期

2 楊洪艷;牛偉;吳武臣;;無線火災監(jiān)測系統(tǒng)中微處理器芯片的物理設計[J];現(xiàn)代電子技術;2013年16期

3 JIM MARTENS,王正華;EDA工具:物理設計的再利用改進了線路板的設計[J];今日電子;1999年08期

4 趙繼業(yè);楊旭;;納米級工藝對物理設計的影響[J];中國集成電路;2008年08期

5 鄭峗,劉偉平;深亞微米物理設計的挑戰(zhàn)與方法[J];中國集成電路;2004年06期

6 唐有情;;納米級工藝下系統(tǒng)級芯片的物理設計[J];中國科技信息;2010年05期

7 周強,蔡琪,洪先龍,蔡懿慈;PhyD-XML:VLSI物理設計數(shù)據(jù)標記語言設計與實現(xiàn)[J];計算機輔助設計與圖形學學報;2003年07期

8 黎鐵軍,宋廷強,李思昆;一種基于組的時序驅動布局規(guī)劃方法[J];計算機工程與科學;2005年09期

9 王偉;劉成;侯立剛;張健;吳武臣;;光柵測量系統(tǒng)芯片后端物理設計與實現(xiàn)[J];微電子學;2007年04期

10 孟少鵬;馬強;;電源關斷技術在導航芯片的物理設計實現(xiàn)[J];中國集成電路;2014年04期

相關會議論文 前5條

1 劉力軻;游定山;楊佳;元國軍;沈華;;集合通信芯片物理設計階段的驗證方法[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術論壇論文集（A輯）[C];2011年

2 熊旭亞;李忠良;繆正強;;西安脈沖堆參數(shù)查詢軟件物理設計[A];全國第六屆核儀器及其應用學術會議論文集[C];2007年

3 夏婷婷;趙振宇;陳吉華;孫秀秀;莫凡;;一種基于預布局的時序優(yōu)化方法[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

4 邢士林;徐克尊;鳳任飛;武淑蘭;;一個高分辨快電子能量損失譜儀供電系統(tǒng)的物理設計和應用[A];第7屆全國核電子學與核探測技術學術年會論文集（一）[C];1994年

5 代志勇;文龍;鄧建軍;章林文;丁伯南;;神龍Ⅰ直線感應加速器多功能腔物理設計[A];中國工程物理研究院科技年報（2000）[C];2000年

相關重要報紙文章 前2條

1 胡偉武;“龍芯”的成長日記[N];人民日報;2004年

2 胡偉武;龍芯1號研發(fā)紀事[N];計算機世界;2002年

相關博士學位論文 前3條

1 李康;VLSI物理設計中布局及有約束的布局優(yōu)化[D];電子科技大學;2010年

2 南國芳;VLSI物理設計中關鍵問題求解的算法研究[D];天津大學;2004年

3 呂冬明;基于自主嵌入式處理器的半自定制物理設計方法研究[D];浙江大學;2009年

相關碩士學位論文 前10條

1 王磊;1.2GHz陣列存儲體物理設計優(yōu)化方法的研究與應用[D];國防科學技術大學;2014年

2 沈良偉;基于28納米工藝的光通信芯片低功耗物理設計[D];電子科技大學;2014年

3 魏少雄;YHFT-X芯片內核的層次化物理設計[D];國防科學技術大學;2014年

4 朱仁根;納米級工藝VLSI芯片低功耗物理設計研究[D];杭州電子科技大學;2015年

5 孔昕;YAK SOC芯片的物理設計研究[D];北京工業(yè)大學;2010年

6 郭歡;高師物理設計性實驗教學的研究與思考[D];東北師范大學;2008年

7 周俊;超大規(guī)模集成電路的物理設計研究[D];同濟大學;2007年

8 楊哲;多核并行網(wǎng)絡處理器物理設計關鍵技術研究[D];西安電子科技大學;2012年

9 付浪;GHz DDS SOC芯片的高速低功耗物理設計[D];西安電子科技大學;2013年

10 楊炳君;基于32nm高性能微處理器向量控制部件的物理設計[D];西安電子科技大學;2012年

，

本文編號：1729022