本文選題：鎖存器　切入點(diǎn)：軟錯(cuò)誤　出處：《電子與信息學(xué)報(bào)》2017年10期

【摘要】：該文提出一種新型的C單元的連接方法,將距離輸出節(jié)點(diǎn)比較遠(yuǎn)的P型和N型晶體管的柵端與C單元的輸出節(jié)點(diǎn)相連接,利用晶體管自身的反饋機(jī)制形成反饋路徑,實(shí)現(xiàn)了自恢復(fù)功能,因此大幅降低動(dòng)態(tài)消耗和硬件開銷;采用點(diǎn)加強(qiáng)型C單元作為輸出級(jí)電路并進(jìn)行優(yōu)化,使得電路抵御單粒子翻轉(zhuǎn)的能力更強(qiáng);基于上述改進(jìn),搭建出一個(gè)新的抗軟錯(cuò)誤鎖存器,將輸入信號(hào)經(jīng)過傳輸門以后接傳到輸出端,以降低輸入信號(hào)傳到輸出節(jié)點(diǎn)的延遲,利用節(jié)點(diǎn)之間的反饋比較機(jī)制進(jìn)一步提升各個(gè)電路節(jié)點(diǎn)的臨界電荷量。在22 nm的先進(jìn)工藝下進(jìn)行仿真,實(shí)驗(yàn)結(jié)果表明,提出的新型鎖存器電路不僅具有優(yōu)秀的抗軟錯(cuò)誤能力,并且在功耗延遲積方面比現(xiàn)有的鎖存器電路性能提升了26.74%~97.50%。
[Abstract]:In this paper, a new connection method of C unit is proposed. The gate end of P type and N type transistor which is far away from the output node is connected with the output node of C unit, and the feedback path is formed by the feedback mechanism of the transistor itself.The self-recovery function is realized, so the dynamic consumption and hardware overhead are greatly reduced, and the point enhanced C unit is used as the output stage circuit and optimized, which makes the circuit more resistant to single particle flip.A new anti-soft error latch is built, and the input signal is connected through the transmission gate to the output terminal, so as to reduce the delay of the input signal to the output node.Using the feedback comparison mechanism between the nodes, the critical charge of each circuit node is further improved.Under the advanced technology of 22 nm, the experimental results show that the proposed new latch circuit not only has excellent anti-soft error ability, but also improves the performance of the latch circuit 26.74 / 97.50 compared with the existing latch circuit in the aspect of power delay product.
【作者單位】： 合肥工業(yè)大學(xué)電子科學(xué)應(yīng)用物理學(xué)院;
【基金】：國(guó)家自然科學(xué)基金(61404043,61674049,61401137)~~
【分類號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 朱丹;李暾;李思昆;;形式化等價(jià)性檢查指導(dǎo)的軟錯(cuò)誤敏感點(diǎn)篩選[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);2011年03期

2 徐建軍;譚慶平;熊磊;葉俊;;一種針對(duì)軟錯(cuò)誤的程序可靠性定量分析方法[J];電子學(xué)報(bào);2011年03期

3 張民選;孫巖;宋超;;納米級(jí)集成電路的軟錯(cuò)誤問題及其對(duì)策[J];上海交通大學(xué)學(xué)報(bào);2013年01期

4 梁華國(guó);陳凡;黃正峰;;時(shí)序敏感的容軟錯(cuò)誤電路選擇性加固方案[J];電子測(cè)量與儀器學(xué)報(bào);2014年03期

5 孫巖;張民選;李少青;高昌壘;;基于敏感寄存器替換的電路軟錯(cuò)誤率與開銷最優(yōu)化[J];計(jì)算機(jī)研究與發(fā)展;2011年01期

6 繆斯;王伶俐;曹偉;童家榕;;抗軟錯(cuò)誤SRAM單元設(shè)計(jì)[J];復(fù)旦學(xué)報(bào)(自然科學(xué)版);2011年04期

7 陳書明;杜延康;劉必慰;;一種基于混合模擬的計(jì)算組合電路中軟錯(cuò)誤率的方法與工具[J];國(guó)防科技大學(xué)學(xué)報(bào);2012年04期

8 趙艷君;;數(shù)字電路軟錯(cuò)誤防護(hù)方法研究[J];硅谷;2013年03期

9 朱丹;李暾;李思昆;;VLSI系統(tǒng)級(jí)軟錯(cuò)誤可靠性評(píng)價(jià):綜述[J];計(jì)算機(jī)工程與科學(xué);2013年03期

10 周家成;;真實(shí)FPGA器件下單粒子軟錯(cuò)誤評(píng)估工具設(shè)計(jì)[J];電子與封裝;2014年06期

相關(guān)會(huì)議論文 前2條

1 周彬;霍明學(xué);肖立伊;;單粒子多脈沖的軟錯(cuò)誤敏感性分析方法[A];第十六屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集（上冊(cè)）[C];2012年

2 梁麗波;梁華國(guó);黃正峰;;基于功能復(fù)用的增強(qiáng)型掃描結(jié)構(gòu)ESFF-SEAD[A];2011中國(guó)儀器儀表與測(cè)控技術(shù)大會(huì)論文集[C];2011年

相關(guān)博士學(xué)位論文 前9條

1 周婉婷;輻照環(huán)境中通信數(shù)字集成電路軟錯(cuò)誤預(yù)測(cè)建模研究[D];電子科技大學(xué);2014年

2 閆愛斌;納米集成電路軟錯(cuò)誤評(píng)估方法研究[D];合肥工業(yè)大學(xué);2015年

3 杜延康;納米CMOS組合電路單粒子誘導(dǎo)的軟錯(cuò)誤研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2015年

4 丁潛;集成電路軟錯(cuò)誤問題研究[D];清華大學(xué);2009年

5 繩偉光;數(shù)字集成電路軟錯(cuò)誤敏感性分析與可靠性優(yōu)化技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2009年

6 黃正峰;數(shù)字電路軟錯(cuò)誤防護(hù)方法研究[D];合肥工業(yè)大學(xué);2009年

7 孫巖;納米集成電路軟錯(cuò)誤分析與緩解技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

8 朱丹;基于時(shí)序等價(jià)性檢查的電路軟錯(cuò)誤系統(tǒng)級(jí)可靠性分析方法研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

9 景乃鋒;面向SRAM型FPGA軟錯(cuò)誤的可靠性評(píng)估與容錯(cuò)算法研究[D];上海交通大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 徐東超;面向SystemC的軟錯(cuò)誤敏感度分析方法[D];上海交通大學(xué);2015年

2 靳麗娜;基于SET傳播特性的軟錯(cuò)誤率研究[D];電子科技大學(xué);2015年

3 彭小飛;納米工藝下集成電路的容軟錯(cuò)誤技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

4 蘭風(fēng)宇;Xilinx Virtex-7 FPGA軟錯(cuò)誤減緩技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2016年

5 袁德冉;納米數(shù)字電路軟錯(cuò)誤率分析關(guān)鍵技術(shù)研究[D];合肥工業(yè)大學(xué);2016年

6 曹文瑞;晶體管級(jí)與邏輯級(jí)數(shù)字集成電路軟錯(cuò)誤防護(hù)研究[D];西安電子科技大學(xué);2015年

7 馬瑞君;數(shù)字集成電路的防護(hù)軟錯(cuò)誤技術(shù)研究[D];安徽理工大學(xué);2017年

8 汪康之;數(shù)字集成電路中的老化預(yù)測(cè)傳感器設(shè)計(jì)[D];安徽理工大學(xué);2017年

9 張麗娜;集成電路的容軟錯(cuò)誤技術(shù)研究[D];合肥工業(yè)大學(xué);2014年

10 陳凡;數(shù)字集成電路容忍軟錯(cuò)誤加固技術(shù)研究[D];合肥工業(yè)大學(xué);2014年

，

本文編號(hào)：1719272