本文選題：鎖存器　切入點：軟錯誤　出處：《電子與信息學報》2017年10期

【摘要】：該文提出一種新型的C單元的連接方法,將距離輸出節(jié)點比較遠的P型和N型晶體管的柵端與C單元的輸出節(jié)點相連接,利用晶體管自身的反饋機制形成反饋路徑,實現(xiàn)了自恢復功能,因此大幅降低動態(tài)消耗和硬件開銷;采用點加強型C單元作為輸出級電路并進行優(yōu)化,使得電路抵御單粒子翻轉的能力更強;基于上述改進,搭建出一個新的抗軟錯誤鎖存器,將輸入信號經過傳輸門以后接傳到輸出端,以降低輸入信號傳到輸出節(jié)點的延遲,利用節(jié)點之間的反饋比較機制進一步提升各個電路節(jié)點的臨界電荷量。在22 nm的先進工藝下進行仿真,實驗結果表明,提出的新型鎖存器電路不僅具有優(yōu)秀的抗軟錯誤能力,并且在功耗延遲積方面比現(xiàn)有的鎖存器電路性能提升了26.74%~97.50%。
[Abstract]:In this paper, a new connection method of C unit is proposed. The gate end of P type and N type transistor which is far away from the output node is connected with the output node of C unit, and the feedback path is formed by the feedback mechanism of the transistor itself.The self-recovery function is realized, so the dynamic consumption and hardware overhead are greatly reduced, and the point enhanced C unit is used as the output stage circuit and optimized, which makes the circuit more resistant to single particle flip.A new anti-soft error latch is built, and the input signal is connected through the transmission gate to the output terminal, so as to reduce the delay of the input signal to the output node.Using the feedback comparison mechanism between the nodes, the critical charge of each circuit node is further improved.Under the advanced technology of 22 nm, the experimental results show that the proposed new latch circuit not only has excellent anti-soft error ability, but also improves the performance of the latch circuit 26.74 / 97.50 compared with the existing latch circuit in the aspect of power delay product.
【作者單位】： 合肥工業(yè)大學電子科學應用物理學院;
【基金】：國家自然科學基金(61404043,61674049,61401137)~~
【分類號】：TN402

【相似文獻】

相關期刊論文 前10條

1 朱丹;李暾;李思昆;;形式化等價性檢查指導的軟錯誤敏感點篩選[J];計算機輔助設計與圖形學學報;2011年03期

2 徐建軍;譚慶平;熊磊;葉俊;;一種針對軟錯誤的程序可靠性定量分析方法[J];電子學報;2011年03期

3 張民選;孫巖;宋超;;納米級集成電路的軟錯誤問題及其對策[J];上海交通大學學報;2013年01期

4 梁華國;陳凡;黃正峰;;時序敏感的容軟錯誤電路選擇性加固方案[J];電子測量與儀器學報;2014年03期

5 孫巖;張民選;李少青;高昌壘;;基于敏感寄存器替換的電路軟錯誤率與開銷最優(yōu)化[J];計算機研究與發(fā)展;2011年01期

6 繆斯;王伶俐;曹偉;童家榕;;抗軟錯誤SRAM單元設計[J];復旦學報(自然科學版);2011年04期

7 陳書明;杜延康;劉必慰;;一種基于混合模擬的計算組合電路中軟錯誤率的方法與工具[J];國防科技大學學報;2012年04期

8 趙艷君;;數字電路軟錯誤防護方法研究[J];硅谷;2013年03期

9 朱丹;李暾;李思昆;;VLSI系統(tǒng)級軟錯誤可靠性評價:綜述[J];計算機工程與科學;2013年03期

10 周家成;;真實FPGA器件下單粒子軟錯誤評估工具設計[J];電子與封裝;2014年06期

相關會議論文 前2條

1 周彬;霍明學;肖立伊;;單粒子多脈沖的軟錯誤敏感性分析方法[A];第十六屆全國核電子學與核探測技術學術年會論文集（上冊）[C];2012年

2 梁麗波;梁華國;黃正峰;;基于功能復用的增強型掃描結構ESFF-SEAD[A];2011中國儀器儀表與測控技術大會論文集[C];2011年

相關博士學位論文 前9條

1 周婉婷;輻照環(huán)境中通信數字集成電路軟錯誤預測建模研究[D];電子科技大學;2014年

2 閆愛斌;納米集成電路軟錯誤評估方法研究[D];合肥工業(yè)大學;2015年

3 杜延康;納米CMOS組合電路單粒子誘導的軟錯誤研究[D];國防科學技術大學;2015年

4 丁潛;集成電路軟錯誤問題研究[D];清華大學;2009年

5 繩偉光;數字集成電路軟錯誤敏感性分析與可靠性優(yōu)化技術研究[D];哈爾濱工業(yè)大學;2009年

6 黃正峰;數字電路軟錯誤防護方法研究[D];合肥工業(yè)大學;2009年

7 孫巖;納米集成電路軟錯誤分析與緩解技術研究[D];國防科學技術大學;2010年

8 朱丹;基于時序等價性檢查的電路軟錯誤系統(tǒng)級可靠性分析方法研究[D];國防科學技術大學;2010年

9 景乃鋒;面向SRAM型FPGA軟錯誤的可靠性評估與容錯算法研究[D];上海交通大學;2012年

相關碩士學位論文 前10條

1 徐東超;面向SystemC的軟錯誤敏感度分析方法[D];上海交通大學;2015年

2 靳麗娜;基于SET傳播特性的軟錯誤率研究[D];電子科技大學;2015年

3 彭小飛;納米工藝下集成電路的容軟錯誤技術研究[D];合肥工業(yè)大學;2015年

4 蘭風宇;Xilinx Virtex-7 FPGA軟錯誤減緩技術研究[D];哈爾濱工業(yè)大學;2016年

5 袁德冉;納米數字電路軟錯誤率分析關鍵技術研究[D];合肥工業(yè)大學;2016年

6 曹文瑞;晶體管級與邏輯級數字集成電路軟錯誤防護研究[D];西安電子科技大學;2015年

7 馬瑞君;數字集成電路的防護軟錯誤技術研究[D];安徽理工大學;2017年

8 汪康之;數字集成電路中的老化預測傳感器設計[D];安徽理工大學;2017年

9 張麗娜;集成電路的容軟錯誤技術研究[D];合肥工業(yè)大學;2014年

10 陳凡;數字集成電路容忍軟錯誤加固技術研究[D];合肥工業(yè)大學;2014年

，

本文編號：1719272