本文選題：SoC　切入點：物理設(shè)計　出處：《東南大學(xué)》2015年碩士論文

【摘要】：當(dāng)今,隨著微電子技術(shù)的不斷發(fā)展,芯片的集成度越來越高,片上系統(tǒng)需要集成的IP模塊也越來越復(fù)雜,如何把各個IP有效地集成在系統(tǒng)芯片上,而又能滿足面積、功耗、延遲等各方面的要求,已經(jīng)成為現(xiàn)階段集成電路設(shè)計領(lǐng)域的迫切需要。本課題基于中國電子科技集團公司第五十八研究所承擔(dān)的新品“雷達波控”項目(JC2865),對芯片系統(tǒng)中的各個IP模塊的實現(xiàn)進行研究,著重研究集成電路的后端實現(xiàn)方法。本文主要的研究內(nèi)容如下：雷達波控芯片的功能與工作實現(xiàn)；雷達波控芯片的后端物理實現(xiàn),重點為電源網(wǎng)絡(luò)設(shè)計、時鐘樹的綜合、布局布線；雷達波控芯片可靠性設(shè)計,重點為抗噪聲設(shè)計、ESD網(wǎng)絡(luò)設(shè)計和天線效應(yīng)。研究內(nèi)容包含在最小的面積內(nèi)合理放置IP模塊,電源的放置,時鐘同步問題,天線效應(yīng)問題和芯片的ESD能力的解決方案等等。這款SoC芯片的集成規(guī)�？蛇_200萬門,最高工作頻率80MHz,采用SMIC0.18微米1P6M Logic CMOS的制造工藝。該產(chǎn)品的各項功能指標(biāo)均達到設(shè)計要求。本人在該芯片的研制過程中,積累了大量的經(jīng)驗,使本人的SoC后端設(shè)計水平躍上一個新的臺階。
[Abstract]:With the development of micro - electronics technology , the integration degree of the chip becomes more and more high , and the integrated IP module is more and more complex on the chip . How to integrate each IP effectively on the system chip and meet the requirements of area , power consumption and delay has become an urgent need in the field of integrated circuit design . The research focuses on the realization of the back end of integrated circuit . The main research contents are as follows : the function and the realization of the radar wave control chip ;
the back end of the radar wave control chip is physically realized , the emphasis is on the design of the power supply network , the synthesis of the clock tree and the layout wiring ;
The reliability design of radar wave control chip is focused on anti - noise design , ESD network design and antenna effect .

【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN402

【相似文獻】

相關(guān)碩士學(xué)位論文 前1條

1 張玲;JC2865芯片的后端設(shè)計與實現(xiàn)[D];東南大學(xué);2015年

，

本文編號：1698087