本文選題：SoC　切入點(diǎn)：物理設(shè)計(jì)　出處：《東南大學(xué)》2015年碩士論文

【摘要】：當(dāng)今,隨著微電子技術(shù)的不斷發(fā)展,芯片的集成度越來(lái)越高,片上系統(tǒng)需要集成的IP模塊也越來(lái)越復(fù)雜,如何把各個(gè)IP有效地集成在系統(tǒng)芯片上,而又能滿足面積、功耗、延遲等各方面的要求,已經(jīng)成為現(xiàn)階段集成電路設(shè)計(jì)領(lǐng)域的迫切需要。本課題基于中國(guó)電子科技集團(tuán)公司第五十八研究所承擔(dān)的新品“雷達(dá)波控”項(xiàng)目(JC2865),對(duì)芯片系統(tǒng)中的各個(gè)IP模塊的實(shí)現(xiàn)進(jìn)行研究,著重研究集成電路的后端實(shí)現(xiàn)方法。本文主要的研究?jī)?nèi)容如下：雷達(dá)波控芯片的功能與工作實(shí)現(xiàn)；雷達(dá)波控芯片的后端物理實(shí)現(xiàn),重點(diǎn)為電源網(wǎng)絡(luò)設(shè)計(jì)、時(shí)鐘樹(shù)的綜合、布局布線；雷達(dá)波控芯片可靠性設(shè)計(jì),重點(diǎn)為抗噪聲設(shè)計(jì)、ESD網(wǎng)絡(luò)設(shè)計(jì)和天線效應(yīng)。研究?jī)?nèi)容包含在最小的面積內(nèi)合理放置IP模塊,電源的放置,時(shí)鐘同步問(wèn)題,天線效應(yīng)問(wèn)題和芯片的ESD能力的解決方案等等。這款SoC芯片的集成規(guī)�？蛇_(dá)200萬(wàn)門(mén),最高工作頻率80MHz,采用SMIC0.18微米1P6M Logic CMOS的制造工藝。該產(chǎn)品的各項(xiàng)功能指標(biāo)均達(dá)到設(shè)計(jì)要求。本人在該芯片的研制過(guò)程中,積累了大量的經(jīng)驗(yàn),使本人的SoC后端設(shè)計(jì)水平躍上一個(gè)新的臺(tái)階。
[Abstract]:With the development of micro - electronics technology , the integration degree of the chip becomes more and more high , and the integrated IP module is more and more complex on the chip . How to integrate each IP effectively on the system chip and meet the requirements of area , power consumption and delay has become an urgent need in the field of integrated circuit design . The research focuses on the realization of the back end of integrated circuit . The main research contents are as follows : the function and the realization of the radar wave control chip ;
the back end of the radar wave control chip is physically realized , the emphasis is on the design of the power supply network , the synthesis of the clock tree and the layout wiring ;
The reliability design of radar wave control chip is focused on anti - noise design , ESD network design and antenna effect .

【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN402

【相似文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 張玲;JC2865芯片的后端設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2015年

，

本文編號(hào)：1698087