本文選題：整數(shù)頻率綜合器　切入點(diǎn)：電荷泵鎖相環(huán)　出處：《東南大學(xué)》2016年碩士論文

【摘要】：無線收發(fā)系統(tǒng)的主要模塊包括收發(fā)鏈路以及頻率綜合器(frequency synthesizer, FS),尤其是頻率綜合器(頻綜)是影響無線收發(fā)系統(tǒng)的信號質(zhì)量的重要因素,為其提供本地振蕩信號。壓控振蕩器(voltage controlled oscillator, VCO)和預(yù)二分頻器在基于鎖相環(huán)的頻綜中工作頻率最高,性能的好壞是頻綜能夠穩(wěn)定工作的關(guān)鍵和前提。本文首先詳述了頻綜在通信系統(tǒng)的功能以及指標(biāo),在介紹鎖相環(huán)(phase-locked loop, PLL)式頻綜的工作原理、噪聲模型以及線性化模型的基礎(chǔ)上,確定了頻綜結(jié)構(gòu),并根據(jù)最大相位裕量法以及綜合考慮噪聲雜散等指標(biāo),進(jìn)行環(huán)路參數(shù)設(shè)計(jì)。然后,詳述了VCO的種類和性能指標(biāo),確定了電感電容壓控振蕩器(LC voltage controlled oscillator, LC-VCO)的結(jié)構(gòu)和各模塊電路級參數(shù),并且詳述了預(yù)二分頻器的類型并確定了結(jié)構(gòu),進(jìn)行理論性分析和設(shè)計(jì)參數(shù),給出了仿真以及測試結(jié)果。最后,對頻綜其他電路(鑒頻鑒相器／電荷泵、分頻器)行為級建模,并對附加電路(自動增益控制、串行外設(shè)接口、時(shí)序控制模塊)編寫Verilog代碼并對整個PLL數(shù)�；旌戏抡�,給出了仿真結(jié)果。本文采用的是TSMC0.13μmCMOS工藝,設(shè)計(jì)了一個全N型金屬-氧化物-半導(dǎo)體(N metal oxide semiconductor, NMOS)的LC-VCO以及基于電流模式邏輯(current mode logic, CML)鎖存器的預(yù)二分頻器,對其設(shè)計(jì)并且流片測試。同時(shí),本文完成了整數(shù)PLL的數(shù)�；旌戏抡�。在片測試結(jié)果表明,1.2V電源電壓下,LC-VCO的輸出頻率為12.4-15.2GHz,在15.2GHz頻率下相位噪聲為-119.74dBc/Hz@1MHz,輸出功率為0.66dBm,核心電路功耗為11.88mA,核心面積為0.56×0.84 mm2；預(yù)二分頻器的自激頻率為17GHz,頻率范圍為11-21GHz,電流5.12mA,核心面積約30x25um2；數(shù)�；旌想娐分�,串行外設(shè)接口(serial peripheral interface, SPI)的工作時(shí)間是3.2us,自動頻率校準(zhǔn)(automatic frequency control, AFC)工作6 us左右,選擇好調(diào)諧曲線后,鎖相環(huán)工作14us左右,因此,經(jīng)過24us,得到期望的頻率16GHz,此時(shí)調(diào)諧電壓幅度為0.7325V,波動約0.9mV。
[Abstract]:The main modules of the wireless transceiver system include the transceiver link and frequency synthesizer, especially the frequency synthesizer, especially the frequency synthesizer (FSS), which is an important factor that affects the signal quality of the wireless transceiver system, and provides the local oscillation signal for the wireless transceiver system.Voltage controlled oscillator (VCO) and prescaler have the highest frequency in frequency synthesizer based on phase-locked loop. The performance of VCO is the key and prerequisite for the stability of frequency synthesizer.In this paper, the function and index of frequency synthesizer in communication system are described in detail. Based on the introduction of the working principle, noise model and linearization model of phase-locked loop phase-locked loop (PLL) frequency ensemble, the structure of frequency synthesizer is determined.The loop parameters are designed according to the maximum phase margin method and the noise stray index.Then, the types and performance indexes of VCO are described in detail, the structure of LC voltage controlled oscillator (LC-VCO) and the circuit level parameters of each module are determined, and the type and structure of the predivider are described.The theoretical analysis and design parameters are carried out, and the simulation and test results are given.Finally, the behavior level of other frequency synthesizer circuits (phase discriminator / charge pump, frequency divider) is modeled, and the additional circuits (automatic gain control, serial peripheral interface, timing control module) are programmed Verilog code and the whole PLL digital-analog hybrid simulation is carried out.The simulation results are given.In this paper, the TSMC0.13 渭 mCMOS process is used to design an all-N-type metal-oxide-semiconductor N metal oxide semiconductors (NMOS) LC-VCO and a prescaler based on current-mode logic current mode logic latch.At the same time, the mixed simulation of integer PLL is completed.The results of chip test show that the output frequency of LC-VCO is 12.4-15.2GHz at the voltage of 1.2V, and the phase noise is -119.74dBc / Hz at 15.2GHz frequency, the output power is 0.66dBm, the power consumption of core circuit is 11.88mAand the core area is 0.56 脳 0.84mm2.The self-excitation frequency of the predivider is 17GHz and the frequency range is 17GHz.For 11-21GHz, current 5.12mA, core area about 30x25um2. in digital-analog hybrid circuit,The serial peripheral interface (SPI) has a working time of 3.2 us.After selecting the tuning curve, the phase locked loop (PLL) works about 14us, and the automatic frequency control (AFC) works about 6 us.After 24 uss, the desired frequency is 16 GHz, and the tunable voltage amplitude is 0.7325 V, fluctuating about 0.9 MV.
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN752;TN911.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 曾秋玲;蔡竟業(yè);文光俊;王永平;;高速低功耗多模分頻器的設(shè)計(jì)[J];微電子學(xué);2009年03期

2 王啟榮;佟金龍;俞忠;;超高速可變分頻器[J];計(jì)算機(jī)與網(wǎng)絡(luò);1984年01期

3 高文英;;兩位數(shù)超高速程序分頻器[J];火控雷達(dá)技術(shù);1985年02期

4 藍(lán)偉強(qiáng);;分頻系數(shù)可調(diào)的分頻器[J];電氣時(shí)代;1986年03期

5 龐立恒;邴好興;;小數(shù)點(diǎn)分頻器[J];電氣傳動;1986年04期

6 江峰;;BoeingVHF-618M-2D可變分頻器[J];中國民航學(xué)院學(xué)報(bào);1986年02期

7 徐平原;程序分頻器的工程設(shè)計(jì)[J];電子技術(shù)應(yīng)用;1991年12期

8 劉振芳;;高速程序分頻器[J];無線電通信技術(shù);1991年04期

9 武俊齊;國外硅雙極分頻器發(fā)展概況[J];微電子學(xué);1992年05期

10 武俊齊;動態(tài)分頻器技術(shù)[J];微電子學(xué);1994年04期

相關(guān)會議論文 前5條

1 范峻;馮正和;;應(yīng)用諧波注入鎖定原理的分頻器[A];1997年全國微波會議論文集（上冊）[C];1997年

2 陳如山;孫敏松;林建輝;;變?nèi)莨軈⒘糠诸l器[A];1991年全國微波會議論文集（卷Ⅱ）[C];1991年

3 楊博;牛中奇;侯建強(qiáng);王坤鵬;;分頻器跳變周期及環(huán)路濾波器帶寬對線性調(diào)頻信號線性度的影響研究[A];2010全國虛擬儀器大會暨M(jìn)CMI2010’會議論文集[C];2010年

4 應(yīng)子罡;呂昕;高本慶;高建峰;李拂曉;;GaAs高速動態(tài)分頻器的實(shí)現(xiàn)[A];2003'全國微波毫米波會議論文集[C];2003年

5 章霖;;基于CPLD的1.5分頻器原理與實(shí)現(xiàn)方法[A];第十七屆全國測控計(jì)量儀器儀表學(xué)術(shù)年會（MCMI'2007）論文集（上冊）[C];2007年

相關(guān)重要報(bào)紙文章 前10條

1 陜西 劉安軍;可預(yù)置的任意進(jìn)制分頻器及其應(yīng)用實(shí)例[N];電子報(bào);2003年

2 山東 鄒天漢;電子分頻器(濾波器)的設(shè)計(jì)與制作(三)[N];電子報(bào);2011年

3 山東 鄒天漢;電子分頻器(濾波器)的設(shè)計(jì)與制作(四)[N];電子報(bào);2011年

4 沈陽 王寶亮;無源電子分頻器的設(shè)計(jì)方法[N];電子報(bào);2003年

5 濟(jì)南 司朝良;基于CPLD的占空比為50%的分頻器[N];電子報(bào);2001年

6 山東 鄒天漢;電子分頻器(濾波器)的設(shè)計(jì)與制作(一)[N];電子報(bào);2011年

7 河北張家口 梁真;音箱的修理[N];電子報(bào);2010年

8 深圳 易然;PS/2接口接地引起的問題[N];電腦報(bào);2001年

9 江蘇 陳化南;點(diǎn)評電子分頻[N];電子報(bào);2006年

10 廣西 劉榮明;電視信道監(jiān)控器的制作[N];電子報(bào);2006年

相關(guān)博士學(xué)位論文 前2條

1 郭婷;應(yīng)用于硅基成像陣列的毫米波寬帶分頻器研究與芯片設(shè)計(jì)[D];東南大學(xué);2015年

2 潘灝;TD-SCDMA分頻器的研究與設(shè)計(jì)[D];安徽大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 程和遠(yuǎn);超高速二分頻器電路的設(shè)計(jì)及其γ輻射研究[D];西安電子科技大學(xué);2011年

2 蘇夢瑤;小數(shù)頻綜中抗輻照數(shù)字電路的研究與設(shè)計(jì)[D];浙江大學(xué);2016年

3 劉楠;60GHz無線收發(fā)機(jī)中多模分頻器的設(shè)計(jì)[D];東南大學(xué);2015年

4 羅沖;一種基于MCML和TSPC的分頻器設(shè)計(jì)[D];貴州大學(xué);2015年

5 李劍宏;13GHz VCO及鎖相環(huán)設(shè)計(jì)[D];東南大學(xué);2016年

6 梁偉;射頻寬帶分頻器的研究與設(shè)計(jì)[D];東南大學(xué);2016年

7 詹正東;寬帶分頻器幅頻快速檢測電路的研制[D];電子科技大學(xué);2016年

8 陳東海;諧波抑制系統(tǒng)中分頻器及相位誤差檢測的研究[D];東南大學(xué);2015年

9 楊澤華;無線傳感器網(wǎng)絡(luò)射頻頻率綜合器中關(guān)鍵模塊的設(shè)計(jì)[D];東南大學(xué);2015年

10 王菲菲;適用于無線局域網(wǎng)的可編程分頻器設(shè)計(jì)[D];安徽大學(xué);2010年

，

本文編號：1689187