發(fā)布時(shí)間：2018-03-30 13:14

  本文選題：憶阻器　切入點(diǎn)：時(shí)間數(shù)字轉(zhuǎn)換器　出處：《國防科學(xué)技術(shù)大學(xué)》2015年碩士論文

【摘要】：隨著CMOS工藝制程即將走到盡頭,亟需各種新材料和新技術(shù)來延續(xù)和超越摩爾定律。憶阻器作為最新出現(xiàn)的第四種無源器件,被認(rèn)為是最具發(fā)展?jié)摿Φ奶鎿Q器件之一。與CMOS工藝的兼容性使它有望首先在與CMOS混合的集成電路中展開大規(guī)模應(yīng)用。與此同時(shí),在進(jìn)入亞納米工藝后電源電壓已經(jīng)低至0.9伏以下,傳統(tǒng)的在電壓域處理信號的部件很難再獲得更高和穩(wěn)定的性能,而基于時(shí)間域設(shè)計(jì)的時(shí)間數(shù)字轉(zhuǎn)換器(TDC)則為信號處理難題提供了新思路。因此本課題利用憶阻器的阻值記憶效應(yīng)、納米級的尺寸和閾值特性,研究一種與CMOS相結(jié)合的TDC電路,重點(diǎn)關(guān)注結(jié)構(gòu)的實(shí)現(xiàn)方式及如何獲得高性能的方法。本文的研究工作和創(chuàng)新成果包括以下幾個(gè)方面:?建立了改進(jìn)的憶阻器閾值模型,并通過了Hspice仿真驗(yàn)證。?提出了基于憶阻器的可編程延遲單元,通過Hspice仿真驗(yàn)證了該延遲單元具有延時(shí)精確可編程的特性,有效地突破了傳統(tǒng)CMOS數(shù)控延遲單元的控制瓶頸。?采用了基于憶阻器的可編程延遲單元和全差分延遲鏈的結(jié)構(gòu),設(shè)計(jì)了一款基于憶阻器的全差分局部無源內(nèi)插TDC,并提出了一種新的脈沖序列校準(zhǔn)方法,使得延遲分辨率達(dá)到亞門級2.25ps,最大差分非線性0.75LSB,最大積分非線性0.51LSB,同時(shí)兼具對工藝偏差不敏感的特點(diǎn)。?基于所提出的全差分局部無源內(nèi)插TDC設(shè)計(jì)實(shí)現(xiàn)了一款工藝偏差傳感偵測電路,通過蒙特卡羅分析,表明該TDC能有效完成偏差偵測任務(wù),具有良好的可移植性和實(shí)用性。本文的研究工作從器件模型、電路結(jié)構(gòu)和應(yīng)用等方面系統(tǒng)的體現(xiàn)了以憶阻器和TDC為核心的新器件、新電路研究成功,為納米集成電路的進(jìn)一步研究提供了新的思路。
[Abstract]:With the CMOS process coming to an end, new materials and technologies are urgently needed to extend and transcend Moore's law. It is considered one of the most promising alternative devices. Compatibility with the CMOS process promises to be the first to launch large-scale applications in integrated circuits mixed with CMOS. After entering the sub-nanoscale process, the power supply voltage is as low as 0.9 volts, and it is difficult to obtain higher and more stable performance by traditional signal processing components in the voltage domain. The time-digital converter (TDC) based on time domain provides a new idea for the signal processing problem. Therefore, a novel TDC circuit combined with CMOS is studied by using the resistive memory effect of the resistor, the size and threshold characteristics of the nano-scale. Focus on the implementation of the structure and how to achieve high performance. The research work and innovative results include the following aspects:? An improved threshold model of the resistive device is established, and the model is verified by Hspice simulation.? In this paper, a programmable delay unit based on resistor is proposed. The Hspice simulation proves that the delay cell has the characteristic of delay precision and programmable, which effectively breaks through the control bottleneck of traditional CMOS numerical control delay cell.? Using the structure of programmable delay unit and fully differential delay chain based on resistor, a fully differential local passive interpolation TDCbased on resistor is designed, and a new method of pulse sequence calibration is proposed. The delay resolution reaches 2. 25 ps. the maximum difference nonlinearity is 0. 75 LSBs, the maximum integral nonlinearity is 0. 51 LSBs, and the delay resolution is insensitive to process deviation. Based on the fully differential partial passive interpolation TDC, a process bias sensing circuit is designed and implemented. The Monte Carlo analysis shows that the TDC can effectively accomplish the deviation detection task. It has good portability and practicability. The research work of this paper systematically embodies the new device with the core of resistor and TDC in the aspects of device model, circuit structure and application, and the new circuit is studied successfully. It provides a new idea for the further study of nanoscale integrated circuits.
【學(xué)位授予單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳前進(jìn);;圖書內(nèi)插廣告有待規(guī)范[J];出版參考;2006年33期

2 王兆華;;二維抽取和內(nèi)插[J];信號處理;1987年04期

3 黃培之;2D幾何圖形整體內(nèi)插的一種方法[J];計(jì)算機(jī)學(xué)報(bào);1999年02期

4 張海燕;;一種內(nèi)插連續(xù)預(yù)測的冶金精確溫控實(shí)現(xiàn)方法[J];科技通報(bào);2014年06期

5 田晉;;潮汐觀測數(shù)據(jù)內(nèi)插處理工具軟件的編寫[J];電腦編程技巧與維護(hù);2014年08期

6 翟慧;陳玲;;一種快速內(nèi)插濾波方法[J];硅谷;2010年05期

7 張春田;亞取樣高分辨率電視信號的二維自適應(yīng)內(nèi)插[J];通信學(xué)報(bào);1991年04期

8 朱娟,符鋅砂;實(shí)用離散點(diǎn)數(shù)字地面模型系統(tǒng)的研究及應(yīng)用[J];計(jì)算機(jī)工程與應(yīng)用;1997年05期

9 張榮福,周源華;多向變長區(qū)間的空域內(nèi)插錯誤掩蓋技術(shù)[J];電子學(xué)報(bào);2004年07期

10 王兆華;;圖象放大用的內(nèi)插模板[J];電視技術(shù);1989年04期

相關(guān)會議論文 前1條

1 房宗良;席德明;;波形取樣斜率比內(nèi)插定時(shí)方法的研究[A];第9屆全國核電子學(xué)與核探測技術(shù)學(xué)術(shù)年會論文集[C];1998年

相關(guān)博士學(xué)位論文 前1條

1 水鵬朗;廣義內(nèi)插小波和遞歸內(nèi)插小波理論及應(yīng)用的研究[D];西安電子科技大學(xué);1998年

相關(guān)碩士學(xué)位論文 前8條

1 張萬鵬;基于內(nèi)插的寬帶信號數(shù)字產(chǎn)生技術(shù)研究[D];電子科技大學(xué);2014年

2 遲敏;扭帶/傳熱介質(zhì)熱物性對內(nèi)插扭帶管傳熱特性影響的研究[D];蘭州交通大學(xué);2015年

3 譚卓偉;管內(nèi)插橢球體強(qiáng)化循環(huán)粒子傳熱性能影響研究[D];湘潭大學(xué);2016年

4 張孝;基于憶阻器的全差分局部無源內(nèi)插TDC設(shè)計(jì)[D];國防科學(xué)技術(shù)大學(xué);2015年

5 汪中;DVB-C接收機(jī)符號同步內(nèi)插的算法設(shè)計(jì)與仿真[D];電子科技大學(xué);2007年

6 張正平;高速折疊內(nèi)插ADC研究[D];電子科技大學(xué);2012年

7 肖廣興;折疊內(nèi)插結(jié)構(gòu)ADC中數(shù)字模塊設(shè)計(jì)[D];西安電子科技大學(xué);2014年

8 黃海艦;基于FPGA時(shí)間內(nèi)插技術(shù)的TDC設(shè)計(jì)[D];華中師范大學(xué);2013年

，

本文編號：1686068