本文選題：SOI　切入點(diǎn)：擊穿電壓　出處：《重慶大學(xué)》2015年碩士論文

【摘要】：SOI(Silicon On Insulator)高壓器件因?yàn)槠洫?dú)特的一些優(yōu)點(diǎn)在近年來(lái)得以快速的發(fā)展。隨著對(duì)其的不斷研究與應(yīng)用,新的問(wèn)題也隨之而來(lái)—SOI高壓器件的縱向耐壓受到了一些限制。眾多的科學(xué)家對(duì)這一問(wèn)題都進(jìn)行了深入的研究。目前,增強(qiáng)介質(zhì)層電場(chǎng)是提高SOI高壓器件耐壓的十分有效途徑,主要有三類技術(shù):采用超薄頂層硅、引入低介電系數(shù)新介質(zhì)層以及引入界面電荷,其中引入界面電荷是最為有效的方式。目前國(guó)際上在SOI器件中引入界面電荷有兩種方式:重離子界面固定電荷和界面自適應(yīng)反型電荷。本文提出高濃度電離施主增強(qiáng)SOI高壓器件介質(zhì)層電場(chǎng)新技術(shù),能夠提高器件耐壓,并且獲得了硅層電場(chǎng)、介質(zhì)層電場(chǎng)與耐壓解析模型�；诖�,設(shè)計(jì)系列新器件結(jié)構(gòu),主要包括界面N+硅島系列SOI高壓器件結(jié)構(gòu),基于SIMOX埋氧襯底的部分埋N+層SOI高壓器件,以及基于薄埋氧層及三層頂層硅襯底的SOI高壓LDMOS器件結(jié)構(gòu)。①界面N+硅島系列SOI高壓器件結(jié)構(gòu)。該類器件在界面處注入等高、等寬、等距的N+硅島。器件阻斷狀態(tài)時(shí),相鄰兩個(gè)界面N+硅島內(nèi)將積累大量反型空穴,同時(shí)部分耗盡的N+島內(nèi)也會(huì)積累高濃度電離施主正電荷,這些正電荷將大大增強(qiáng)埋氧層電場(chǎng),從而有效提高器件耐壓。該類器件包括:(1)1200V級(jí)薄硅層P溝道SOI LDMOS器件,在2μm埋氧層及1.5μm頂層硅上實(shí)現(xiàn)1224V的高耐壓,而埋氧層電場(chǎng)達(dá)600V/μm,遠(yuǎn)遠(yuǎn)高于常規(guī)約100 V/μm的水平;(2)INI PSOI LDMOS器件;(3)界面電荷島PSOI N溝道LDMOS器件。②基于SIMOX埋氧襯底的部分埋N+層SOI高壓器件(PBN SOI)。推導(dǎo)界面電場(chǎng)解析模型,表明界面所積累的反型空穴以及界面N+層內(nèi)部分耗盡的高濃度電離施主正電荷,可有效增強(qiáng)埋氧層電場(chǎng),從而提高器件耐壓。在10μm頂層硅及0.375μm埋氧層厚度上,新結(jié)構(gòu)的埋氧層電場(chǎng)以及擊穿電壓較相同尺寸的常規(guī)結(jié)構(gòu)分別提高了186.5%和45.4%;③基于薄埋氧層及三層頂層硅襯底的SOI高壓LDMOS器件(Triple-Layer Top Silicon,TLTS)。該結(jié)構(gòu)在SOI介質(zhì)層上界面的頂層硅內(nèi)引入一高濃度N+層,器件處于反向阻斷狀態(tài)時(shí),高濃度N+部分耗盡,漏端界面處已耗盡N+層內(nèi)的高濃度電離施主正電荷增強(qiáng)介質(zhì)層電場(chǎng),所產(chǎn)生的附加電場(chǎng)將調(diào)制漂移區(qū)內(nèi)的電場(chǎng),防止器件在漏端界面處提前擊穿,從而可在較薄的介質(zhì)層上獲得較高耐壓,在0.375μm介質(zhì)層上獲得624V耐壓且具有較高FOM優(yōu)值。
[Abstract]:SOI(Silicon on Insulator high voltage devices have been developing rapidly in recent years because of their unique advantages. Many scientists have studied this problem deeply. At present, enhancing the dielectric layer electric field is a very effective way to improve the voltage resistance of SOI high voltage devices. There are mainly three types of technologies: the introduction of ultra-thin top silicon, the introduction of new dielectric layers with low dielectric coefficients, and the introduction of interfacial charges. At present, there are two ways to introduce interface charge in SOI devices: heavy ion interface fixed charge and interface adaptive inverse charge. High concentration ionization donor is proposed in this paper. New Technologies for Enhancement of dielectric layer Electric Field in SOI High Voltage Devices, The analytical model of silicon layer electric field, dielectric layer electric field and voltage resistance is obtained. Based on this, a series of new device structures are designed, including interface N silicon island series SOI high voltage device structure. A partially buried N layer SOI high voltage device based on SIMOX buried oxygen substrate, and a SOI high voltage LDMOS device structure based on thin buried oxygen layer and three layer top silicon substrate. The interface N silicon island series SOI high voltage device structure is constructed. Isometric N silicon island. When the device is blocked, a large number of inversion holes will be accumulated in the adjacent two interface N silicon islands, while the partially depleted N island will also accumulate high concentration ionization donor positive charges, which will greatly enhance the buried oxygen layer electric field. This kind of devices include 1: 1V 1200V thin silicon layer P channel SOI LDMOS device, which can achieve 1224V high voltage on 2 渭 m buried oxygen layer and 1.5 渭 m top silicon. However, the buried oxygen layer electric field is up to 600V/ 渭 m, which is much higher than that of the conventional #number0# V / 渭 m horizontal PSOI PSOI LDMOS device. The interface charge island PSOI N channel LDMOS device .2 is based on the partially buried N layer SOI high voltage device based on the SIMOX buried oxygen substrate. The analytical model of the interface electric field is derived. It is shown that the negative hole accumulated at the interface and the high concentration ionization donor positive charge partially depleted in the interface N layer can effectively enhance the buried oxygen layer electric field, thus improving the device voltage. On the thickness of 10 渭 m top silicon and 0.375 渭 m buried oxygen layer, the electric field of buried oxygen layer can be effectively enhanced. The buried oxygen layer electric field of the new structure and the conventional structure with the same breakdown voltage are increased by 186.5% and 45.445%, respectively. The SOI high voltage LDMOS devices based on thin buried oxygen layer and three layers of top silicon substrate are triple-Layer Top silicon monolithic. The top of the interface of the structure on the SOI dielectric layer is located at the top of the interface. A high concentration N layer is introduced into the silicon layer. When the device is in the reverse blocking state, the high concentration of N is partially depleted, and the high concentration of ionization donor positive charge in the N layer is depleted at the interface of the leakage. The additional electric field will modulate the electric field in the drift region. In order to prevent the device from breaking down early at the interface of the drain end, the device can obtain higher voltage in the thin dielectric layer and 624V in the 0.375 渭 m dielectric layer with high FOM excellent value.
【學(xué)位授予單位】：重慶大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN303

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 曹娜,吳瑞,鄭國(guó)祥;一種新的單邊高壓器件的模擬及參數(shù)提取方法[J];固體電子學(xué)研究與進(jìn)展;2004年02期

2 汪德文,范英杰,邱海昌;單場(chǎng)限環(huán)的平面高壓器件[J];半導(dǎo)體情報(bào);2001年06期

3 吳文杰;喬明;何逸濤;周鋅;;一種用于橫向高壓器件的曲率結(jié)擴(kuò)展技術(shù)[J];電力電子技術(shù);2013年12期

4 米倫;;真空高壓器件脈沖老煉臺(tái)的研制[J];真空;2006年04期

5 姚鳳兵,孔德平;制造高壓器件的容差階梯臺(tái)面腐蝕技術(shù)[J];半導(dǎo)體技術(shù);1992年06期

6 萬(wàn)積慶;場(chǎng)板結(jié)構(gòu)淺平面結(jié)高壓器件[J];微細(xì)加工技術(shù);1995年04期

7 李肇基;張波;羅小蓉;胡盛東;;高壓SOI器件介質(zhì)場(chǎng)增強(qiáng)[J];電力電子技術(shù);2008年12期

8 Q. Huang ,陳其林;HVIC設(shè)計(jì)中CMOS靜態(tài)閉鎖效應(yīng)研究[J];微電子學(xué);1990年05期

9 金大志;戴晶怡;楊中海;;特種高壓器件離子光學(xué)系統(tǒng)的計(jì)算[J];真空電子技術(shù);2008年04期

10 于宗光,王立模;高壓集成技術(shù)[J];微電子學(xué);1992年03期

相關(guān)會(huì)議論文 前4條

1 葛一兵;姜巖峰;;橫向高壓器件串聯(lián)結(jié)構(gòu)特性分析[A];2009通信理論與技術(shù)新發(fā)展——第十四屆全國(guó)青年通信學(xué)術(shù)會(huì)議論文集[C];2009年

2 金大志;戴晶怡;楊中海;;特種高壓器件離子光學(xué)系統(tǒng)的計(jì)算[A];第二屆全國(guó)信息與電子工程學(xué)術(shù)交流會(huì)暨第十三屆四川省電子學(xué)會(huì)曙光分會(huì)學(xué)術(shù)年會(huì)論文集[C];2006年

3 米倫;劉鐵;張鵬;;程控真空高壓器件老煉臺(tái)的研制[A];第二屆全國(guó)信息與電子工程學(xué)術(shù)交流會(huì)暨第十三屆四川省電子學(xué)會(huì)曙光分會(huì)學(xué)術(shù)年會(huì)論文集[C];2006年

4 王石冶;劉衛(wèi)麗;張苗;林成魯;宋志棠;;SOI在高壓器件中的應(yīng)用[A];第五屆中國(guó)功能材料及其應(yīng)用學(xué)術(shù)會(huì)議論文集Ⅲ[C];2004年

相關(guān)重要報(bào)紙文章 前1條

1 張波;SOI：技術(shù)瓶頸突破 應(yīng)用領(lǐng)域擴(kuò)大[N];中國(guó)電子報(bào);2007年

相關(guān)博士學(xué)位論文 前6條

1 羅小蓉;基于介質(zhì)電場(chǎng)增強(qiáng)理論的SOI橫向高壓器件與耐壓模型[D];電子科技大學(xué);2007年

2 胡盛東;SOI橫向高壓器件縱向耐壓理論與新結(jié)構(gòu)[D];電子科技大學(xué);2010年

3 花婷婷;橫向集成高壓器件縱向摻雜分布優(yōu)化理論的研究[D];南京郵電大學(xué);2014年

4 郭宇鋒;SOI橫向高壓器件耐壓模型和新器件結(jié)構(gòu)研究[D];電子科技大學(xué);2005年

5 孔謀夫;新型半橋功率集成電路的研究[D];電子科技大學(xué);2013年

6 喬明;基于高低壓兼容工藝的高壓驅(qū)動(dòng)集成電路[D];電子科技大學(xué);2008年

相關(guān)碩士學(xué)位論文 前10條

1 朱志;基于增強(qiáng)介質(zhì)層電場(chǎng)技術(shù)的新型SOI高壓器件研究[D];重慶大學(xué);2015年

2 葛一兵;高壓器件并聯(lián)輸出級(jí)結(jié)構(gòu)設(shè)計(jì)及其工藝研究[D];北方工業(yè)大學(xué);2010年

3 華磊;基于器件數(shù)值仿真軟件的薄層SOI高壓器件設(shè)計(jì)[D];電子科技大學(xué);2012年

4 嵇剛;0.18微米高壓器件生產(chǎn)周期改善與工藝優(yōu)化研究[D];復(fù)旦大學(xué);2011年

5 陳開鋒;雙介質(zhì)埋層SOI高壓器件的研制[D];電子科技大學(xué);2008年

6 雷磊;用于PDP行掃描驅(qū)動(dòng)IC的SOI高壓器件[D];電子科技大學(xué);2010年

7 鄧浩;新型介質(zhì)場(chǎng)增強(qiáng)SOI高壓器件研究[D];電子科技大學(xué);2009年

8 楊帆;400V薄層SOI高壓器件研究[D];電子科技大學(xué);2010年

9 羅盧楊;SOI高壓器件及功率開關(guān)集成電路的研究[D];電子科技大學(xué);2003年

10 閆斌;復(fù)合埋層SOI高壓器件的數(shù)值仿真與實(shí)驗(yàn)研究[D];電子科技大學(xué);2009年

，

本文編號(hào)：1679920