本文選題：SDIO　切入點：UVM　出處：《合肥工業(yè)大學》2017年碩士論文

【摘要】：隨著集成電路的高速發(fā)展,芯片復雜度的提升,驗證在芯片設計中扮演越來越重要的角色。為了加速產(chǎn)品上市時間,需要提高驗證的速度和效率,因此對驗證的技術和方法提出了更高的要求。UVM驗證方法學提供了層次清晰的業(yè)界統(tǒng)一的驗證標準,具有很多傳統(tǒng)驗證方法達不到的優(yōu)點,尤其其可復用性可加速驗證平臺的構(gòu)建。SoC設計需要復用大量的IP核,驗證IP可用于SoC的系統(tǒng)級驗證,減少驗證工程師的工作量,加快驗證流程。SDIO接口廣泛應用于消費類電子,為移動設備提供高速、低功耗的數(shù)據(jù)存儲和應用功能。在研究UVM技術和分析SDIO接口標準協(xié)議的基礎上,設計了符合標準SDIO協(xié)議的總線功能模型,并采用UVM驗證方法學設計了 SDIO驗證IP中的各個組件及驗證平臺,在其中構(gòu)建了用于統(tǒng)計和收集功能覆蓋率的覆蓋率模型。最后,在覆蓋率驅(qū)動下,設計了隨機測試、基礎測試和錯誤測試三種測試用例在驗證平臺中對所設計的SDIO驗證IP進行仿真自測試,實現(xiàn)了 100%的功能覆蓋率,測試結(jié)果表明所設計的驗證IP功能正確,可用于驗證帶有SDIO接口的SoC芯片。
[Abstract]:With the rapid development of integrated circuits and the increase of chip complexity, verification plays a more and more important role in chip design. In order to accelerate the time to market, it is necessary to improve the speed and efficiency of verification. Therefore, higher requirements for verification techniques and methods are put forward. UVM verification methodology provides a clear level of uniform verification standards in the industry, and has many advantages that traditional verification methods cannot achieve. In particular, its reusability can accelerate the construction of verification platform. SoC design needs to reuse a large number of IP cores, verify that IP can be used for system-level verification of SoC, reduce the workload of verification engineers, and speed up the verification process. SDIO interface is widely used in consumer electronics. This paper provides high speed and low power data storage and application for mobile devices. Based on the research of UVM technology and the analysis of SDIO interface standard protocol, a bus function model conforming to the standard SDIO protocol is designed. The components and verification platform of SDIO verification IP are designed by using UVM verification methodology, and the coverage model for statistics and collection function coverage is constructed. Finally, a random test is designed under the driving of coverage. Three kinds of test cases, basic test and error test, simulate and self-test the designed SDIO verification IP in the verification platform, and achieve 100% function coverage. The test results show that the designed verification IP function is correct. Can be used to verify the SoC chip with SDIO interface.
【學位授予單位】：合肥工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TN402

【參考文獻】

相關期刊論文 前10條

1 王紀;馮志華;;SoC多語言協(xié)同驗證平臺技術研究[J];電子設計工程;2015年20期

2 談笑;王小力;;一種基于UVM的模塊級可重用隨機化驗證平臺構(gòu)建方法[J];微電子學與計算機;2015年03期

3 徐金甫;李森森;;采用UVM方法學實現(xiàn)驗證的可重用與自動化[J];微電子學與計算機;2014年11期

4 周萌;劉愷;高松濤;邱善勤;;總線事務級驗證模型仿真性能研究[J];中國集成電路;2013年08期

5 李磊;羅勝欽;;基于VMM方法的SOC集成驗證[J];電子測量技術;2011年01期

6 葛鵬岳;黃考利;連光耀;徐建芬;;SoC測試性設計和驗證方法關鍵技術研究[J];儀表技術;2010年03期

7 李洋洋;吳武臣;王龍偉;王寧;侯立剛;;基于斷言的驗證方法在UART模塊中的應用研究[J];微電子學與計算機;2010年01期

8 傅亮;盧鼎;張志敏;孫愿;;通過分析代碼覆蓋提高功能覆蓋率的驗證輸入自動生成方法[J];計算機輔助設計與圖形學學報;2009年04期

9 褚曉濱;陸鐵軍;宗宇;;結(jié)合斷言與覆蓋率為導向的驗證方法[J];微電子學與計算機;2008年11期

10 董楊鑫;鄭建宏;;基于斷言的SoC設計驗證方法[J];國外電子測量技術;2007年10期

相關碩士學位論文 前2條

1 師超;SDIO接口的軟硬件實現(xiàn)及性能評估[D];東南大學;2006年

2 詹文法;驗證平臺的可重用性研究[D];合肥工業(yè)大學;2004年

，

本文編號：1675542