本文選題：流水線ADC　切入點(diǎn)：低功耗　出處：《微電子學(xué)與計(jì)算機(jī)》2017年01期

【摘要】：基于SMIC 0.18μm標(biāo)準(zhǔn)CMOS工藝,設(shè)計(jì)了一種應(yīng)用于14bit、100 MHz采樣頻率低功耗流水線ADC的1.5位sub-ADC單元電路.sub-ADC主要包括核心模塊比較器電路和編碼單元電路.采用由前置放大器和鎖存器構(gòu)成的動(dòng)態(tài)鎖存比較器,來實(shí)現(xiàn)較高的速率.為降低流水線ADC的每一級(jí)功耗,提出一種新結(jié)構(gòu)的sub-ADC電路,實(shí)現(xiàn)前置放大器在相鄰的比較器中共享,增加復(fù)位開關(guān)電路降低“回踢”噪聲和消除兩鎖存器之間的相互干擾.仿真結(jié)果表明:在3V電源電壓、100 MHz的采樣頻率下,輸入輸出正確翻轉(zhuǎn),傳輸延時(shí)為1.73ns,功耗為157.3μA,可滿足高精度低功耗流水線ADC的性能要求.
[Abstract]:Based on SMIC 0.18 渭 m standard CMOS process, A 1.5-bit sub-ADC cell circuit used in 14bit-100 MHz sampling frequency and low power pipeline ADC is designed. The 1.5-bit sub-ADC cell circuit mainly includes the core module comparator circuit and the coding unit circuit. The dynamic latch comparator is composed of preamplifier and latch. In order to reduce the power consumption of pipeline ADC at every stage, a new sub-ADC circuit is proposed to share the preamplifier in the adjacent comparator. By increasing the reset switch circuit to reduce the "backkick" noise and eliminate the mutual interference between the two latches, the simulation results show that at the sampling frequency of 3V power supply voltage of 100 MHz, the input and output are flipped correctly. The transmission delay is 1.73 ns and the power consumption is 157.3 渭 A. it can meet the performance requirements of pipeline ADC with high precision and low power consumption.
【作者單位】： 廣東工業(yè)大學(xué)信息工程學(xué)院;
【分類號(hào)】：TN432

【相似文獻(xiàn)】

相關(guān)會(huì)議論文 前1條

1 胡建平;鄔楊波;李宏;;雙傳輸門絕熱邏輯和絕熱乘法器設(shè)計(jì)[A];現(xiàn)代通信理論與信號(hào)處理進(jìn)展——2003年通信理論與信號(hào)處理年會(huì)論文集[C];2003年

相關(guān)博士學(xué)位論文 前3條

1 熊召新;結(jié)合數(shù)字校正技術(shù)的低功耗流水線ADC研究與設(shè)計(jì)[D];華南理工大學(xué);2013年

2 張章;低電壓低功耗CMOS流水線模數(shù)轉(zhuǎn)換器研究與實(shí)現(xiàn)[D];復(fù)旦大學(xué);2010年

3 梁上泉;流水線模數(shù)轉(zhuǎn)換器偽隨機(jī)序列注入后臺(tái)快速數(shù)字校準(zhǔn)技術(shù)研究[D];合肥工業(yè)大學(xué);2011年

相關(guān)碩士學(xué)位論文 前10條

1 宋琳;12位時(shí)間交織流水線ADC的設(shè)計(jì)及通道失配研究[D];哈爾濱工業(yè)大學(xué);2015年

2 金杰;流水線型ADC確定性后臺(tái)校正系統(tǒng)研究與設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2015年

3 李天柱;16位100 MS/s無采保流水線ADC的研究與設(shè)計(jì)[D];電子科技大學(xué);2014年

4 彭士亮;12Bit 40MSPs Pipeline ADC關(guān)鍵模塊的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2014年

5 張禹;流水線ADC數(shù)字后臺(tái)校正算法的設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

6 莊吉;13位200MSPS流水線模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2014年

7 金昌松;高速高精度流水線A/D轉(zhuǎn)換器設(shè)計(jì)研究[D];西安電子科技大學(xué);2014年

8 甘萍;高精度中頻采樣流水線模數(shù)轉(zhuǎn)換器關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2014年

9 陳福潔;12位200MSPS流水線ADC的設(shè)計(jì)與實(shí)現(xiàn)[D];華僑大學(xué);2016年

10 楊楠;一種高速低功耗流水線ADC的設(shè)計(jì)[D];電子科技大學(xué);2016年

，

本文編號(hào)：1665864