本文選題：Nanowire器件　切入點(diǎn)：I-V特性　出處：《電子科技大學(xué)》2015年碩士論文

【摘要】：Nanowire器件的工藝尺寸進(jìn)入納米量級(jí),其三維結(jié)構(gòu)可以較好地節(jié)省面積,在較小的面積下實(shí)現(xiàn)所需的性能。在納米級(jí)別的器件中,MOSFET器件應(yīng)用較為廣泛,本文利用的是臺(tái)灣交通大學(xué)Nano Facility Center中心的Horng-Chih Lin教授及Kohui Lee博士制作版圖,并在臺(tái)灣交通大學(xué)流片的FET的Nanowire器件,器件類(lèi)似于MOSFET的工作原理,即Nanowire FET的電流由柵壓控制,通過(guò)對(duì)柵壓的改變,達(dá)到控制器件開(kāi)啟及關(guān)閉的狀態(tài)。器件溝道由摻雜的Si組成,并且器件為環(huán)柵結(jié)構(gòu)。本文主要針對(duì)臺(tái)灣交大的Nanowire器件進(jìn)行測(cè)試、建模及仿真。其中,測(cè)試主要分為I-V特性測(cè)試及ESD測(cè)試。I-V特性測(cè)試結(jié)果表明,Nanowire器件的電氣特性與普通MOS器件的電氣特性類(lèi)似,但是電流較小,在高溫下可能會(huì)產(chǎn)生在加溫后進(jìn)入大電流穩(wěn)態(tài)、性能衰減及特性紊亂三種失效。對(duì)于ESD測(cè)試,可以得到ESD的測(cè)試可得,三角形溝道形狀較方形溝道形狀來(lái)說(shuō),Vt2更大;相同溝道形狀,溝道面積越大,Vt2越大。三角形溝道形狀較方形溝道形狀來(lái)說(shuō),It2更大;相同溝道形狀,溝道面積越大,It2越大。建模主要利用加州大學(xué)伯克利分校BSIM研究小組提出的最新的適用于納米級(jí)別器件的BSIM CMG模型。本文主要介紹了漏電流模型、本征電容模型和閾值電壓模型,利用測(cè)試的Nanowire器件進(jìn)行建模參數(shù)提取之后,利用Hspice進(jìn)行仿真,主要測(cè)試Id-Vg與Id-Vd,將建模所得數(shù)據(jù)與測(cè)試所得數(shù)據(jù)相比較,可以看到,BSIM CMG模型適用于此Nanowire器件的建模,其誤差在可以接受范圍之內(nèi)。本文主要利用Sentaurus仿真,通過(guò)所給的器件結(jié)構(gòu)及漏極、柵極的摻雜濃度進(jìn)行仿真。仿真為三維立體結(jié)構(gòu),其工藝參數(shù)、尺寸均按照工藝尺寸設(shè)定,仿真結(jié)果所得閾值電壓、電氣特性與測(cè)試結(jié)果基本一致,所得Id-Vg,其閾值電壓與測(cè)試結(jié)果一致,且器件開(kāi)啟后按照指數(shù)變化,對(duì)于Id-Vd,其曲線在柵壓變化時(shí),漏電流增大,與測(cè)試結(jié)果一致。驗(yàn)證了仿真的可行性,可以為之后的Nanowire器件設(shè)計(jì)作為參考。
[Abstract]:The process size of Nanowire device is in nanometer order, its three-dimensional structure can save area better and realize the required performance in smaller area. It is widely used in nano-level devices. This paper uses Horng-Chih Lin Professor and Dr. Kohui Lee of Nano Facility Center Center of Taiwan Jiaotong University to make the layout, and Nanowire device of FET in Taiwan Jiaotong University flow sheet. The device is similar to the working principle of MOSFET, that is, the current of Nanowire FET is controlled by gate voltage. By changing the gate voltage, the device can be opened and closed. The device channel is made up of doped Si, and the device is a ring gate structure. In this paper, we test, model and simulate the Nanowire device of Taiwan Jiaotong University. The results of I-V characteristic test and ESD test .I-V characteristic test show that the electrical characteristics of MOS devices are similar to those of ordinary MOS devices, but the current is small, which may lead to high current steady-state at high temperature. For the ESD test, the ESD test is available, the triangular channel shape is larger than the square channel shape, the same channel shape, The larger the channel area, the larger the VT2. The triangular channel shape is larger than the square channel shape. The larger the channel area is, the larger the IT2 is. The modeling is mainly based on the latest BSIM CMG model for nanoscale devices proposed by the BSIM research team at the University of California, Berkeley. The leakage current model is mainly introduced in this paper. The intrinsic capacitance model and threshold voltage model are used to extract the modeling parameters from the tested Nanowire devices, and then the simulation is carried out by Hspice. The Id-Vg and Id-Vd are mainly tested, and the data obtained from the model are compared with the data obtained from the test. It can be seen that the BSIM CMG model is suitable for the modeling of this Nanowire device, and its error is within the acceptable range. In this paper, the device structure and drain, the doping concentration of the gate are simulated by Sentaurus simulation. The process parameters and dimensions are all set according to the process size. The simulation results show that the threshold voltage, the electrical characteristic and the test result are basically the same. The threshold voltage of the Id-Vg is the same as the test result, and the device changes exponentially after the device is opened. For Id-Vd, the leakage current increases when the gate voltage changes, which is consistent with the test results. The feasibility of the simulation is verified and can be used as a reference for the design of Nanowire devices.
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類(lèi)號(hào)】：TN386

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 鄧蓓,包宗明;平面高反壓器件的兩維數(shù)值模擬[J];固體電子學(xué)研究與進(jìn)展;1989年02期

2 黃風(fēng)義,孔曉明,蔣俊潔,姜楠;砷化鎵HBT的VBIC模型研究[J];東南大學(xué)學(xué)報(bào)(自然科學(xué)版);2005年02期

3 方家興;胡志富;蔡樹(shù)軍;;大柵寬功率器件的分布性研究[J];微納電子技術(shù);2010年08期

4 章安良,陳顯萼,胡建萍;基于物理分析的大信號(hào)HBT模型[J];杭州電子工業(yè)學(xué)院學(xué)報(bào);2000年06期

5 賀威;張正選;;部分耗盡PD CMOS/SOI器件SEU模型分析[J];微電子學(xué)與計(jì)算機(jī);2010年12期

6 劉諾，，謝孟賢;高電子遷移率晶體管器件模型[J];微電子學(xué);1996年02期

7 盧東旭;楊克武;吳洪江;高學(xué)邦;;GaN功率器件模型及其在電路設(shè)計(jì)中的應(yīng)用[J];半導(dǎo)體技術(shù);2007年04期

8 高新江;張秀川;陳揚(yáng);;InGaAs/InP SAGCM-APD的器件模型及其數(shù)值模擬[J];半導(dǎo)體光電;2007年05期

9 Jeffrey Frey;梁春廣;;半導(dǎo)體器件的彈道傳輸[J];半導(dǎo)體情報(bào);1981年05期

10 蔡麗娟,鄒祖冰;新型功率器件MCT關(guān)斷模型[J];華南理工大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年01期

相關(guān)博士學(xué)位論文 前7條

1 吳強(qiáng);HBT模型參數(shù)提取方法及InP基單片集成器件的研究[D];北京郵電大學(xué);2008年

2 鐘英輝;InP基HEMT器件及毫米波單片放大電路研究[D];西安電子科技大學(xué);2013年

3 鮑立;超深亞微米MOS器件RTS噪聲研究[D];西安電子科技大學(xué);2008年

4 朱臻;多晶硅薄膜晶體管器件模型研究[D];華東師范大學(xué);2011年

5 許會(huì)芳;新型納米器件的性能研究與建模[D];安徽大學(xué);2015年

6 胡夏融;高壓SOI器件耐壓模型與槽型新結(jié)構(gòu)[D];電子科技大學(xué);2013年

7 舒斌;Si基應(yīng)變?nèi)SCMOS關(guān)鍵技術(shù)研究[D];西安電子科技大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 陳超;低成本高壓功率器件的電路設(shè)計(jì)與測(cè)試及其應(yīng)用[D];復(fù)旦大學(xué);2014年

2 吳杰;GaN-HEMT器件自熱效應(yīng)研究及其優(yōu)化[D];電子科技大學(xué);2014年

3 宋洵奕;高壓SenseFET的分析與設(shè)計(jì)[D];電子科技大學(xué);2014年

4 張國(guó)彥;新型Nanowire器件的測(cè)試、建模與仿真[D];電子科技大學(xué);2015年

5 王超;RF SOI CMOS工藝器件仿真及電路應(yīng)用研究[D];華東師范大學(xué);2010年

6 張麗燕;Strained-SOI MOS器件的設(shè)計(jì)與優(yōu)化[D];電子科技大學(xué);2006年

7 陳昭祥;GaN HEMT器件等效電路宏模型與測(cè)試分析[D];電子科技大學(xué);2007年

8 張海澎;InP HBT器件大信號(hào)模型研究[D];西安電子科技大學(xué);2013年

9 劉興明;新結(jié)構(gòu)低功耗IGBT縱向結(jié)構(gòu)的仿真研究[D];北京工業(yè)大學(xué);2003年

10 盧東旭;非線性器件模型的建立[D];河北工業(yè)大學(xué);2007年

本文編號(hào)：1662135