發(fā)布時(shí)間：2018-03-24 05:42

  本文選題：可重構(gòu)處理器　切入點(diǎn)：SoC平臺(tái)　出處：《南京大學(xué)》2017年碩士論文

【摘要】：sinc插值算法是一種數(shù)字信號(hào)或圖像的處理算法,可以從離散的數(shù)據(jù)中構(gòu)造出原始信號(hào),廣泛的應(yīng)用于采樣信號(hào)的還原,雷達(dá)成像領(lǐng)域的圖像重構(gòu)等領(lǐng)域之中。可重構(gòu)處理器也是當(dāng)下研究的熱點(diǎn),可以在運(yùn)行時(shí)根據(jù)配置和需求實(shí)時(shí)配置邏輯器件的狀態(tài),動(dòng)態(tài)的改變系統(tǒng)的電路結(jié)構(gòu),使芯片兼顧專(zhuān)用集成電路的高性能和軟件可編程的靈活性。本文基于一種可重構(gòu)專(zhuān)用處理器RASP(reconfigurable application specific processor)的SoC設(shè)計(jì)平臺(tái),設(shè)計(jì)并完成了 一維和二維sinc插值算法的高性能實(shí)現(xiàn)。RASP使用粗粒度、靜態(tài)配置的方式,動(dòng)態(tài)的改變片內(nèi)可重構(gòu)計(jì)算單元的互聯(lián)關(guān)系和拓?fù)浣Y(jié)構(gòu),以資源復(fù)用的方式實(shí)現(xiàn)了算法的硬件加速。在充分考慮到sinc插值算法的特性和片內(nèi)資源的情況下,在RASP這個(gè)可重構(gòu)SoC設(shè)計(jì)平臺(tái)上設(shè)計(jì)了 一款高精度低硬件復(fù)雜度的sinc插值處理單元,并達(dá)到了運(yùn)算效率的最大化。本文針對(duì)sinc插值算法對(duì)數(shù)據(jù)的高吞吐率要求,設(shè)計(jì)了基于算法特性的數(shù)據(jù)存取模塊,包括兩個(gè)源數(shù)據(jù)矩陣的數(shù)據(jù)預(yù)取單元,數(shù)據(jù)計(jì)算前的預(yù)處理模塊,以及相對(duì)應(yīng)的存儲(chǔ)控制單元和地址產(chǎn)生單元。針對(duì)片上存儲(chǔ)資源受限的問(wèn)題,設(shè)計(jì)了乒乓計(jì)算模式和大點(diǎn)數(shù)計(jì)算模式,既實(shí)現(xiàn)了小點(diǎn)數(shù)情況下計(jì)算的高效率,也兼顧和支持了大點(diǎn)數(shù)的計(jì)算。針對(duì)sinc插值算法對(duì)除法的高運(yùn)算要求和RASP內(nèi)部除法器性能嬴弱的矛盾,本文設(shè)計(jì)了通分的計(jì)算方式,利用可重構(gòu)SoC平臺(tái)內(nèi)充足的乘加單元來(lái)替代除法運(yùn)算,實(shí)現(xiàn)了硬件實(shí)現(xiàn)的高性能和高并行度,同時(shí)也兼顧了處理器模塊的高精度和硬件的低復(fù)雜度。最后,基于最先進(jìn)的UVM驗(yàn)證方法學(xué)和FPGA原型驗(yàn)證,本文完成了實(shí)際項(xiàng)目的驗(yàn)證工作,并得到了正確的計(jì)算結(jié)果。并針對(duì)具體測(cè)試內(nèi)容的覆蓋率測(cè)試報(bào)告和精度測(cè)試報(bào)告,進(jìn)行了相應(yīng)的分析。綜合結(jié)果和測(cè)試結(jié)果顯示,sinc插值處理器在40nm CMOS工藝下DC綜合后的面積為392820μm2,工作頻率為1 GHz,256階sinc插值的計(jì)算時(shí)間為0.622ms,結(jié)果的平均誤差為2*10-6,滿(mǎn)足了信號(hào)處理的設(shè)計(jì)要求,達(dá)到了相應(yīng)的技術(shù)指標(biāo)。
[Abstract]:......
【學(xué)位授予單位】：南京大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類(lèi)號(hào)】：TN47

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 苗瑾超;;基于ARM核的SOC平臺(tái)的設(shè)計(jì)與驗(yàn)證[J];電子技術(shù);2016年12期

2 孫秀睿;;FPGA設(shè)計(jì)驗(yàn)證中的軟硬件協(xié)同仿真測(cè)試方法[J];南通大學(xué)學(xué)報(bào)(自然科學(xué)版);2016年03期

3 張躍玲;張磊;汪健;王鎮(zhèn);;FPGA的驗(yàn)證平臺(tái)及有效的SoC驗(yàn)證方法[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2016年03期

4 李前勇;申敏;;基于UVM驗(yàn)證方法學(xué)的FFTbuffer模塊級(jí)驗(yàn)證[J];廣東通信技術(shù);2015年11期

5 何冬明;;基于UVM驗(yàn)證方法學(xué)的RF基帶模塊驗(yàn)證[J];今日電子;2015年Z1期

6 段大高;王平麗;;基于LEON3的SoC平臺(tái)構(gòu)建及UART全雙工通信驗(yàn)證[J];機(jī)電產(chǎn)品開(kāi)發(fā)與創(chuàng)新;2014年03期

7 余俊榮;何彥行;潘豐;;一種新的區(qū)域圖像插值算法[J];傳感器與微系統(tǒng);2014年03期

8 劉石柱;尹首一;殷崇勇;劉雷波;魏少軍;;基于可重構(gòu)處理器的并行優(yōu)化算法[J];計(jì)算機(jī)工程;2012年21期

9 何斌;張志敏;;基于FPGA的sinc插值算法的研究和實(shí)現(xiàn)[J];電子器件;2010年03期

10 楊s，

本文編號(hào)：1656972