本文選題：異構(gòu)多核　切入點：模擬器　出處：《合肥工業(yè)大學(xué)》2017年碩士論文　論文類型：學(xué)位論文

【摘要】：隨著技術(shù)的進步,人們對處理器的運算能力的要求不斷提高,人們對其要求也不斷隨之提高,異構(gòu)多核片上系統(tǒng)(Multi-Processors System on Chip, MPSoC)應(yīng)運而生。異構(gòu)多核片上系統(tǒng)具有結(jié)構(gòu)的復(fù)雜多變性,常規(guī)仿真工具和基于FPGA的硬件模擬器難以完全滿足異構(gòu)多核片上系統(tǒng)的設(shè)計、分析需求;此時,系統(tǒng)級的混合精度軟件模擬器成為研究多核芯片架構(gòu)、性能的重要工具之一。研究、設(shè)計異構(gòu)多核片上系統(tǒng)模擬器成為一項重要的工作。當(dāng)前,對傳統(tǒng)的單核、多核CPU模擬器的研究已經(jīng)廣泛展開,并取得了許多成果,但對MPSoC的模擬器的研究工作,特別是針對面向高密度計算的MPSoC(MPSoC for High-Density Computing,HDCMPSoC)的模擬器研究工作進展有限。本文設(shè)計與實現(xiàn)了一種以HDCMPSoC為目標系統(tǒng)的系統(tǒng)級異構(gòu)多核混合精度可編程模擬器。該模擬器具有超大規(guī)模、可配置系統(tǒng)結(jié)構(gòu)的特性,可以提供包括運算數(shù)據(jù)、運行周期統(tǒng)計、多核并行度統(tǒng)計和網(wǎng)絡(luò)占用率統(tǒng)計在內(nèi)的仿真結(jié)果,同時支持混合精度運算單元的切換。本文的工作如下展開:首先,本文描述以C++實現(xiàn)目標HDCMPSoC模擬器的具體方法和過程,包括模擬器模塊的實現(xiàn)與系統(tǒng)集成,以及非模塊功能的實現(xiàn);然后,本文通過實驗,證實了模擬器的功能正確性和性能優(yōu)越性。實驗結(jié)果表明:模擬器支持最大64×128網(wǎng)絡(luò)的系統(tǒng)規(guī)模,可以穩(wěn)定運行具有一定復(fù)雜度的算法應(yīng)用,且相比常規(guī)仿真軟件有巨大的速度優(yōu)勢,其混合精度運算單元切換功能可有效提供速度與精度的靈活選擇,模擬器滿足設(shè)計要求。
[Abstract]:With the development of technology, people's demand for processor's computing power is increasing, and people's demand for processor's computing ability is also increasing. Multi-processors System on chip (MPSoC) emerged as the times require. The system on heterogeneous multi-core chip has complex variability of structure, so it is difficult for the conventional simulation tools and hardware simulator based on FPGA to fully meet the design of heterogeneous multi-core on-chip system. At this time, the system level hybrid precision software simulator has become one of the most important tools to study the architecture and performance of multi-core chips. The research of multi-core CPU simulator has been carried out extensively, and many achievements have been made, but the research work of MPSoC simulator, Especially, the research progress of MPSoC(MPSoC for High-Density computing simulator for high-density computing is limited. This paper designs and implements a system-level heterogeneous multi-core hybrid precision programmable simulator with HDCMPSoC as its target system. The characteristics of configurable system structure can provide simulation results including operation data, running cycle statistics, multi-core parallelism statistics and network occupancy statistics. The work of this paper is as follows: firstly, this paper describes the method and process of realizing the target HDCMPSoC simulator with C, including the realization of the simulator module and the integration of the system. And the realization of non-module function. Then, through the experiment, the correctness and performance superiority of the simulator are verified. The experimental results show that the simulator supports the maximum system size of 64 脳 128 network. The algorithm with certain complexity can run stably, and it has great speed advantage compared with the conventional simulation software. The switching function of its hybrid precision operation unit can effectively provide the flexible choice of speed and precision, and the simulator can meet the design requirements.
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TP332;TN47

【參考文獻】

相關(guān)期刊論文 前10條

1 戴啟華;劉勤讓;沈劍良;孫淼;吳鳳陽;;采用集簇方法的片上網(wǎng)絡(luò)動態(tài)映射算法[J];西安交通大學(xué)學(xué)報;2016年08期

2 劉丹丹;楊燦美;倪素萍;杜學(xué)亮;;一種異構(gòu)多核系統(tǒng)的編譯方法及實現(xiàn)[J];微電子學(xué)與計算機;2015年11期

3 劉辛;沈立;蘇博;王志英;;多核處理器的功耗估算模型[J];軟件學(xué)報;2015年07期

4 杜高明;張敏;宋宇鯤;張多利;倪偉;;一種一維可重構(gòu)計算系統(tǒng)模型的設(shè)計[J];合肥工業(yè)大學(xué)學(xué)報(自然科學(xué)版);2015年01期

5 邢立冬;;多核處理器功耗優(yōu)化與評估技術(shù)發(fā)展綜述[J];電子設(shè)計工程;2014年12期

6 彭曉明;郭浩然;龐建民;;多核處理器——技術(shù)、趨勢和挑戰(zhàn)[J];計算機科學(xué);2012年S3期

7 許川佩;任智新;;基于FPGA的NoC路由節(jié)點的設(shè)計[J];微電子學(xué)與計算機;2012年08期

8 韓正飛;李勁松;潘紅兵;李麗;沙金;何書專;;基于FPGA的浮點向量協(xié)處理器設(shè)計[J];計算機工程;2012年05期

9 陳芳園;張冬松;王志英;;異構(gòu)多核處理器體系結(jié)構(gòu)設(shè)計研究[J];計算機工程與科學(xué);2011年12期

10 黃國睿;張平;魏廣博;;多核處理器的關(guān)鍵技術(shù)及其發(fā)展趨勢[J];計算機工程與設(shè)計;2009年10期

相關(guān)碩士學(xué)位論文 前10條

1 張揚;多核系統(tǒng)中支持任務(wù)級亂序多發(fā)射的主控核設(shè)計[D];合肥工業(yè)大學(xué);2016年

2 吳凌云;面向高密度計算的NoC平臺多發(fā)射技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

3 曹快;異構(gòu)多核系統(tǒng)的混合精度模型設(shè)計與研究[D];合肥工業(yè)大學(xué);2015年

4 李世元;異構(gòu)多核片上網(wǎng)絡(luò)結(jié)構(gòu)及通訊機制的優(yōu)化與實現(xiàn)[D];合肥工業(yè)大學(xué);2015年

5 孔峰;層次化NoC拓撲結(jié)構(gòu)與路由技術(shù)研究[D];解放軍信息工程大學(xué);2014年

6 李亞;面向SPARC V8的SOC軟硬件協(xié)同仿真環(huán)境設(shè)計[D];首都師范大學(xué);2014年

7 顏永吉;異構(gòu)多核SoC中可重構(gòu)并行處理單元設(shè)計與實現(xiàn)[D];合肥工業(yè)大學(xué);2013年

8 盛肖煒;多核處理器內(nèi)部核間通信研究[D];沈陽理工大學(xué);2013年

9 展曉東;數(shù)據(jù)流多核模擬器的設(shè)計與實現(xiàn)[D];北京郵電大學(xué);2012年

10 黃云翔;DDR3 SDRAM控制器的設(shè)計和驗證[D];華南理工大學(xué);2012年

，

本文編號：1636225