本文選題：模數(shù)轉換器　切入點：連續(xù)時間∑-△　出處：《浙江大學》2017年碩士論文　論文類型：學位論文

【摘要】：近年來,無線通信領域的技術得到了快速的發(fā)展,在各種類型的接收機系統(tǒng)中,模數(shù)轉換器(ADC)作為模擬部分和數(shù)字部分的橋梁,在整個系統(tǒng)中起著非常重要的作用。連續(xù)時間∑-△ ADC由于高精度、低功耗和內置抗混疊濾波器等優(yōu)勢,特別適合應用在接收機系統(tǒng)中,因此得到了廣泛的研究和關注。本文基于TSMC 65nm工藝設計了 一種應用于零中頻接收機的30MHz帶寬、13位精度的連續(xù)時間∑-△ ADC。論文對比了多種不同結構ADC的實現(xiàn)原理和優(yōu)缺點,分析了連續(xù)時間∑-A ADC的多種優(yōu)勢,綜合考慮了系統(tǒng)的穩(wěn)定性和功耗等因素,并經過matlab建模驗證,論文最后選擇了 20倍過采樣、三階、四比特量化、單環(huán)、反饋型系統(tǒng)架構。在電路實現(xiàn)過程中,充分論證了積分放大器的有限帶寬和有限增益對系統(tǒng)的影響,并給出了合理的設計值,而且通過電容陣列修正了積分器系數(shù)的變化。為了方便后面的電路設計,在Cadence下用veriloga和理想器件搭建了系統(tǒng)模型,通過把每個子模塊的指標代入系統(tǒng)模型中進行迭代仿真驗證,最后確定了每個子模塊的指標參數(shù)。針對環(huán)路延時問題,通過增加額外的延時補償DAC加以修正,并且采用的多比特量化器和DAC降低了時鐘抖動的影響。為了提高多比特DAC的線性度,降低DAC非線性對系統(tǒng)整體性能的影響,加入了一階整形DWA算法的動態(tài)元件匹配模塊。論文設計的連續(xù)時間∑-△ ADC電路最終實現(xiàn)了在1.2G采樣頻率下,對于±600mV擺幅、1MHz--30MHz帶寬的輸入信號,信噪比可以達到82dB,而且論文完成了相應的版圖設計,并且可以滿足系統(tǒng)的設計需求。
[Abstract]:In recent years, the technology of wireless communication has been developed rapidly. In various types of receiver systems, A / D converter (ADC) is used as a bridge between analog and digital parts. Because of the advantages of high precision, low power consumption and built-in anti-aliasing filter, continuous time 鈭，

本文編號：1616753