發(fā)布時(shí)間：2018-03-04 22:29

  本文選題：現(xiàn)場(chǎng)可編程門陣列　切入點(diǎn)：可編程邏輯塊　出處：《復(fù)旦學(xué)報(bào)(自然科學(xué)版)》2017年04期 　論文類型：期刊論文

【摘要】：新型FPGA普遍使用了6輸入查找表以實(shí)現(xiàn)可編程邏輯,如Xilinx公司的Virtex 5系列、Ultrascale系列等.由于I/O數(shù)量有限,針對(duì)這些芯片的CLB功能測(cè)試,可選擇ILA級(jí)聯(lián)測(cè)試法并利用位流回讀進(jìn)行故障定位,但由于CLB存在路徑互斥,覆蓋所有故障所需配置較多,而位流回讀較為緩慢,限制了定位速度.BIST測(cè)試法通過(guò)直接檢測(cè)CLB的輸出來(lái)發(fā)現(xiàn)故障,所需配置數(shù)量少于ILA級(jí)聯(lián)法,但需要將測(cè)試激勵(lì)傳遞到所有BUT導(dǎo)致端口負(fù)載大,布線存在困難.本文提出了一種將ORA中閑置資源配置為鎖存器鏈,以便傳遞測(cè)試激勵(lì)的方法.該方法降低了端口負(fù)載.同時(shí)利用剩余的邏輯資源建立掃描鏈,大幅加快了故障定位速度.在Xilinx 7系列FPGA上的實(shí)驗(yàn)結(jié)果表明,與其他文獻(xiàn)所用測(cè)試方案比較,測(cè)試所需配置次數(shù)由30次降低到26次,故障定位所需時(shí)間在2.4MHz時(shí)鐘驅(qū)動(dòng)下可達(dá)61.35ns.
[Abstract]:The new FPGA generally uses six input lookup tables to implement programmable logic, such as Xilinx's Virtex 5 series ultrasound cale series. Due to the limited number of I / O, the CLB function test for these chips, We can choose ILA cascade test method and use bit stream backreading for fault location. However, due to the existence of path exclusion in CLB, more configurations are required to cover all failures, and bit stream backreading is slow. The location-speed .BIST test method detects faults by directly detecting the output of the CLB. The number of configurations required is less than that of the ILA cascade method, but the need to pass test incentives to all BUT results in a heavy port load. This paper presents a method of configuring idle resources in ORA as latch chains in order to transfer test excitation. This method reduces port load and establishes scanning chain using remaining logical resources. The experimental results on Xilinx 7 series FPGA show that, compared with the test schemes used in other literatures, the configuration times of the tests are reduced from 30 times to 26 times, and the time required for fault location can reach 61.35 ns under the driving of 2.4 MHz clock.
【作者單位】： 復(fù)旦大學(xué)專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室;
【分類號(hào)】：TN407

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張?chǎng)?鄭木財(cái);學(xué)習(xí)法生成功能測(cè)試碼[J];微電子學(xué)與計(jì)算機(jī);1987年04期

2 梁業(yè)偉;從結(jié)構(gòu)角度對(duì)微處理機(jī)進(jìn)行功能測(cè)試[J];計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào);1990年04期

3 邵高平;;大規(guī)模集成電路8255的功能測(cè)試[J];軍事通信技術(shù);1989年03期

4 B.H.McGahey;李英敏;;硅集成電路高速功能測(cè)試探頭[J];電子計(jì)算機(jī)動(dòng)態(tài);1976年03期

5 ;050微處理機(jī)的應(yīng)用——中大規(guī)模集成電路簡(jiǎn)易邏輯功能測(cè)試[J];電子技術(shù)應(yīng)用;1977年06期

6 張振業(yè);;數(shù)字式電子表電路功能測(cè)試[J];電子測(cè)量技術(shù);1981年02期

7 林爭(zhēng)輝,秦建業(yè),劉澤堅(jiān);專用集成電路CAT技術(shù)的進(jìn)展[J];微電子學(xué);1992年04期

8 韓慶田;;定深裝置試驗(yàn)器設(shè)計(jì)與實(shí)現(xiàn)[J];電子測(cè)量技術(shù);2014年08期

9 梁W，

本文編號(hào)：1567607