發(fā)布時(shí)間：2018-03-03 12:21

  本文選題：SAR　切入點(diǎn)：ADC　出處：《浙江大學(xué)》2017年碩士論文　論文類型：學(xué)位論文

【摘要】：伴隨著多媒體市場(chǎng)以及電子科學(xué)技術(shù)的快速發(fā)展,數(shù)字信號(hào)處理技術(shù)進(jìn)步迅猛。但是自然界中的很多信號(hào),比如溫度、壓力、聲音、速度等物理量都是模擬信號(hào),所以我們就需要模數(shù)轉(zhuǎn)換器ADC(Analog-to-Digital Converter)實(shí)現(xiàn)數(shù)字和模擬信號(hào)的轉(zhuǎn)換。MCU就是我們?nèi)粘Ｉ钪兴玫膯纹瑱C(jī)(微控制單元Microcontroller Unit)。它集成了內(nèi)處理器(CPU)、存儲(chǔ)器(RAM、ROM)、計(jì)數(shù)器、以及I/O端口為一體的一塊集成芯片。逐次逼近模數(shù)轉(zhuǎn)換器(SARADC)是中速中精度的模數(shù)轉(zhuǎn)換器,一般應(yīng)用在8~16位,5MS/s以下的領(lǐng)域里。在目前的CMOS工藝下,SARADC可以實(shí)現(xiàn)較小的芯片面積和較低的芯片功耗,所以在速度、精度、成本以及功耗等各個(gè)方面具有綜合的優(yōu)勢(shì),特別適合應(yīng)用于MCU的ADC接口。為了提高M(jìn)CU的利用率,作為接口的ADC需要在盡量小的芯片面積下處理盡可能多的環(huán)境信號(hào),因此本文設(shè)計(jì)了一個(gè)16通道的SARADC,主要分成DAC模塊,比較器模塊,SAR邏輯模塊。根據(jù)應(yīng)用指標(biāo)的需要,確定了 DAC采用R-C結(jié)構(gòu),選擇高五位用溫度計(jì)編碼的電容陣列,低七位用R-2R電阻梯形結(jié)構(gòu)。采用此種結(jié)構(gòu),不僅可以省略采樣電路從而減少芯片面積,也可以簡(jiǎn)化了電路的設(shè)計(jì)復(fù)雜度。同時(shí)在時(shí)序控制上,通過非交疊控制信號(hào)和部分延時(shí)采樣技術(shù)避免了短路回路和電荷注入現(xiàn)象。而對(duì)于比較器模塊而言,本文提出了一種有三級(jí)預(yù)防大電路加鎖存比較器的結(jié)構(gòu),這種結(jié)構(gòu)可以盡可能地發(fā)揮運(yùn)算放大器和鎖存器的特點(diǎn),加快比較的速度。同時(shí)在設(shè)計(jì)的過程中,考慮了輸出失調(diào)電壓的消除技術(shù)。本文采用GSMC 130 nm E-flash工藝來實(shí)現(xiàn)12位1 Msample/s的SARADC,模擬電源3.3 V供電,數(shù)字電源1.5 V供電。版圖設(shè)計(jì)之后,面積為626*558 μm2。通過實(shí)際測(cè)試驗(yàn)證,功耗為2mW.在單端模式下,有70個(gè)失碼,DNL=+4.1/-1LSB,INL=+13/-2.5LSB,SNR=64.49 dB,SNDR=55.19 dB,ENOB=8.87 bit。在雙端模式下,有 130 個(gè)失碼,DNL=+1.7/-1 LSB,INL=+4.3/-6.1 LSB,SNR=163.05 dB,SNDR=51.48 dB,ENOB=8.26 bit。芯片實(shí)測(cè)結(jié)果和仿真有一定差距,本文進(jìn)行了一定的分析。
[Abstract]:With the rapid development of multimedia and market of Electronic Science and technology, digital signal processing technology rapid progress. But many signals in nature, such as temperature, pressure, sound velocity and other physical quantities are analog signals, so we need an analog-to-digital converter (Analog-to-Digital ADC Converter) to achieve the conversion of digital and analog signals is used by.MCU in our daily life MCU (micro control unit Microcontroller Unit). It has integrated processor (CPU), memory (RAM, ROM), counter, and I/O port for a chip body. A successive approximation analog to digital converter (SARADC) is the medium speed and accuracy of ADC, generally used in 8~16 5MS/s, the following fields. At present CMOS technology, SARADC can achieve a smaller chip area and lower the power consumption of the chip, so the speed, accuracy, power consumption and cost etc. Have comprehensive advantages in all aspects, especially suitable for the ADC interface of MCU. In order to improve the utilization rate of MCU, ADC as the interface to deal with environmental signals as much as possible to a small chip area, so this paper designs a 16 channel SARADC, mainly divided into DAC module, comparator module, SAR logic according to the need of application module. Index, DAC was determined using R-C structure, select five high capacitance array thermometer encoding, low seven R-2R resistor ladder structure. Using this structure, not only can omit the sampling circuit so as to reduce the chip area, can simplify the circuit design complexity. At the same time in the timing control on the non overlapping part of the control signal and the delay sampling technique to avoid short circuit and charge injection phenomena. And for the comparator module, this paper proposes a three grade prevention power Lu Jiasuo Structure of the comparator, the structure can play as much as possible the operational amplifier and the characteristics of the latch, accelerate the speed of comparison. At the same time in the design process, taking into account the elimination technology output offset voltage. This paper uses the GSMC 130 nm E-flash technology to achieve 12 Msample/ s 1 SARADC 3.3 V power supply, analog power supply digital power, 1.5 V power supply. The layout design, the area is 626*558 m2. through the actual test, the power consumption is 2mW. in single ended mode, there are 70 missing codes, DNL=+4.1/-1LSB, INL=+13/-2.5LSB, SNR=64.49 dB, SNDR=55.19 dB, ENOB= 8.87 bit. in the double end mode, there are 130 missing codes, DNL=+1.7/-1 LSB. INL=+4.3/-6.1 LSB, SNR=163.05 dB, SNDR=51.48 dB, ENOB=8.26 bit. chip and the simulation results have a certain gap, this paper made some analysis.

【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2017
【分類號(hào)】：TN792

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 張中平;∑-Δ模數(shù)轉(zhuǎn)換器的原理及應(yīng)用[J];電子器件;2003年04期

2 ;計(jì)量秤應(yīng)用的低成本2-通道模數(shù)轉(zhuǎn)換器[J];電子產(chǎn)品世界;2004年04期

3 Len Staller;了解模數(shù)轉(zhuǎn)換器規(guī)格[J];世界電子元器件;2005年10期

4 吳春瑜;佟波;王繼安;李文昌;李威;;一種八位并行插值型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[J];遼寧大學(xué)學(xué)報(bào)(自然科學(xué)版);2009年04期

5 ;ISLA112P50:500MSPS模數(shù)轉(zhuǎn)換器[J];世界電子元器件;2010年09期

6 劉洋;蔡嘯;;簡(jiǎn)述選擇模數(shù)轉(zhuǎn)換器時(shí)的技術(shù)指標(biāo)與注意事項(xiàng)[J];河南科技;2013年10期

7 惠長(zhǎng)坤;;模數(shù)轉(zhuǎn)換器輸入通道的擴(kuò)充及其它[J];微型機(jī)與應(yīng)用;1987年05期

8 ;轉(zhuǎn)換器[J];電子科技文摘;2000年12期

9 ;24位模數(shù)轉(zhuǎn)換器切入市場(chǎng)[J];世界產(chǎn)品與技術(shù);2001年02期

10 王曉東,孫雨南;光學(xué)模數(shù)轉(zhuǎn)換器的原理及發(fā)展[J];電訊技術(shù);2002年04期

相關(guān)會(huì)議論文 前10條

1 劉紅忠;吳金;錢黎明;;一種改進(jìn)的流水線模數(shù)轉(zhuǎn)換器的建模方法[A];第十屆中國(guó)科協(xié)年會(huì)論文集（四）[C];2008年

2 陳睿;陸嫵;任迪遠(yuǎn);鄭玉展;王義元;費(fèi)武雄;李茂順;蘭博;崔江維;;10位雙極模數(shù)轉(zhuǎn)換器的電離輻射效應(yīng)[A];第十五屆全國(guó)核電子學(xué)與核探測(cè)技術(shù)學(xué)術(shù)年會(huì)論文集[C];2010年

3 周濤;許建平;賀明智;;適用于高頻開關(guān)電源數(shù)字控制器的模數(shù)轉(zhuǎn)換器[A];2006中國(guó)電工技術(shù)學(xué)會(huì)電力電子學(xué)會(huì)第十屆學(xué)術(shù)年會(huì)論文摘要集[C];2006年

4 張劍平;;一種寬輸入量程和長(zhǎng)輸出位數(shù)的A/D電路及其算法[A];第三屆全國(guó)信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2005年

5 張謙述;劉永智;楊亞培;戴基智;唐雄貴;;一種新型集成光學(xué)模數(shù)轉(zhuǎn)換器設(shè)計(jì)[A];2007'中國(guó)儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（二）[C];2007年

6 薛亮;沈延釗;張向民;;一種A/D靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的測(cè)試方法[A];第二屆全國(guó)信息獲取與處理學(xué)術(shù)會(huì)議論文集[C];2004年

7 陳睿;陸嫵;任迪遠(yuǎn);鄭玉展;王義元;費(fèi)武雄;李茂順;蘭博;;不同偏置條件的10位CMOS模數(shù)轉(zhuǎn)換器的輻射效應(yīng)[A];中國(guó)核科學(xué)技術(shù)進(jìn)展報(bào)告——中國(guó)核學(xué)會(huì)2009年學(xué)術(shù)年會(huì)論文集（第一卷·第7冊(cè)）[C];2009年

8 馬紹宇;韓雁;黃小偉;楊立吾;;一個(gè)高性能、低功耗18位音頻模數(shù)轉(zhuǎn)換器(ADC)[A];第十屆中國(guó)科協(xié)年會(huì)論文集（四）[C];2008年

9 王旭利;許獻(xiàn)國(guó);詹峻嶺;周啟明;;模數(shù)轉(zhuǎn)換器(ADC)抗輻射性能試驗(yàn)測(cè)試技術(shù)研究[A];第十屆全國(guó)抗輻射電子學(xué)與電磁脈沖學(xué)術(shù)年會(huì)論文集[C];2009年

10 王棟;王懷秀;;24位高性能Σ-△型模數(shù)轉(zhuǎn)換器AD7764及在溫度采集中的應(yīng)用[A];第20屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)論文集[C];2010年

相關(guān)重要報(bào)紙文章 前6條

1 某摩步師偵察營(yíng)儀偵連中士 周飛飛;模數(shù)轉(zhuǎn)換器：夜間戰(zhàn)場(chǎng)偵察如白晝[N];解放軍報(bào);2011年

2 ;24比特立體聲模數(shù)轉(zhuǎn)換器[N];中國(guó)計(jì)算機(jī)報(bào);2004年

3 湖北 葉啟明;多功能、高性能模數(shù)轉(zhuǎn)換器ADC10080[N];電子報(bào);2006年

4 ;TI推出12位500 MSPS ADC[N];電子資訊時(shí)報(bào);2006年

5 程旭;德州儀器推出零交越軌至軌放大器[N];大眾科技報(bào);2006年

6 記者 孫文博/北京;ADI專注ADC市場(chǎng) 未來將打“中國(guó)牌”[N];電子資訊時(shí)報(bào);2003年

相關(guān)博士學(xué)位論文 前10條

1 王振宇;寬帶高線性度流水線型模數(shù)轉(zhuǎn)換器的高能效設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2013年

2 范超杰;高性能流水線型模數(shù)轉(zhuǎn)換器設(shè)計(jì)方法研究[D];上海交通大學(xué);2014年

3 景鑫;低壓低功耗流水線型模數(shù)轉(zhuǎn)換器的設(shè)計(jì)技術(shù)研究[D];西安電子科技大學(xué);2014年

4 王浩;低功耗電荷重分配式CMOS逐次逼近型模數(shù)轉(zhuǎn)換器研究[D];西安電子科技大學(xué);2016年

5 梁宇華;低功耗逐次逼近型CMOS模數(shù)轉(zhuǎn)換器的研究[D];西安電子科技大學(xué);2015年

6 杜翎;基于非二進(jìn)制量化算法的逐次逼近模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];電子科技大學(xué);2016年

7 陳紅梅;高速時(shí)間交織模數(shù)轉(zhuǎn)換器數(shù)字校準(zhǔn)技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2017年

8 馬紹宇;高性能、低功耗∑△模數(shù)轉(zhuǎn)換器的研究與實(shí)現(xiàn)[D];浙江大學(xué);2008年

9 林儷;折疊內(nèi)插模數(shù)轉(zhuǎn)換器的高速、低功耗低電壓設(shè)計(jì)方法研究[D];復(fù)旦大學(xué);2010年

10 秦亞杰;高能效流水線模數(shù)轉(zhuǎn)換器的研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2012年

相關(guān)碩士學(xué)位論文 前10條

1 陳華濂;12-bit Pipelined SAR ADC的研究與設(shè)計(jì)[D];華南理工大學(xué);2015年

2 索喜來;PCM編解碼芯片中模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];河北大學(xué);2015年

3 周銀;無線通信系統(tǒng)中流水線模數(shù)轉(zhuǎn)換器的低成本低功耗研究與設(shè)計(jì)[D];復(fù)旦大學(xué);2014年

4 王偉;基于CMOS工藝高速低功耗折疊內(nèi)插結(jié)構(gòu)模數(shù)轉(zhuǎn)換器設(shè)計(jì)和研究[D];復(fù)旦大學(xué);2013年

5 代國(guó)憲;2b/cycle高速逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計(jì)研究[D];復(fù)旦大學(xué);2014年

6 姜大偉;40nm工藝下流水線模數(shù)轉(zhuǎn)換器關(guān)鍵單元的研究與設(shè)計(jì)[D];蘭州大學(xué);2015年

7 彭超;功耗可配置流水線模數(shù)轉(zhuǎn)換器電路的研究與設(shè)計(jì)[D];蘇州大學(xué);2015年

8 賀沖;多位量化Sigma-Delta模數(shù)轉(zhuǎn)換器的設(shè)計(jì)[D];哈爾濱工業(yè)大學(xué);2015年

9 汪帆;基于AD轉(zhuǎn)換器的高精度電壓測(cè)量電路的設(shè)計(jì)與實(shí)現(xiàn)[D];電子科技大學(xué);2015年

10 劉萌;高性能模數(shù)轉(zhuǎn)換器研究與設(shè)計(jì)[D];貴州大學(xué);2015年

，

本文編號(hào)：1561012