本文關(guān)鍵詞： 三維集成電路 TSV 高速互連 串?dāng)_模型　出處：《上海交通大學(xué)》2015年碩士論文　論文類型：學(xué)位論文

【摘要】：基于穿硅通孔Through Silicon Via(TSV)垂直互連的三維集成電路已成為未來(lái)發(fā)展的趨勢(shì),這種直接通過(guò)穿孔實(shí)現(xiàn)垂直互連的技術(shù)能夠提供更短的傳輸路徑和更高的帶寬。然而隨著單位面積上越來(lái)越多的TSV,信號(hào)可靠性成了有一大問(wèn)題。本課題針對(duì)這一問(wèn)題,通過(guò)建立噪聲模型的方式,從理論層面上分析基于TSV高速傳輸過(guò)程中的噪聲問(wèn)題,并提出了切實(shí)可行的設(shè)計(jì)優(yōu)化方案。課題中先后建立了TSV自身的三維串?dāng)_模型和S參數(shù)數(shù)學(xué)模型,并通過(guò)三維軟件仿真和數(shù)學(xué)計(jì)算驗(yàn)證模型的準(zhǔn)確性。隨后針對(duì)廣泛應(yīng)用的Si-Interposer互連結(jié)構(gòu)建立模型,并基于模型提出了切實(shí)可行的優(yōu)化思想�；赟參數(shù)模型,串?dāng)_相關(guān)的多項(xiàng)噪聲,例如Peak-to-Peak噪聲,傳輸延時(shí)以及誤碼率得到研究,并在最后從系統(tǒng)層面提出了一種優(yōu)化傳輸?shù)氖侄�。研究結(jié)果表明,課題所采用的串?dāng)_噪聲模型能夠很好的反映出不同環(huán)境下TSV傳輸線的高速串?dāng)_問(wèn)題,所做的S參數(shù)模型與EM仿真結(jié)果一致,所做的關(guān)于Peak-to-Peak噪聲以及多根TSV簇延時(shí)分析與SPICE的結(jié)果表現(xiàn)一致。對(duì)于Si-Interposer表面?zhèn)鬏斁�模型相關(guān)的多層介質(zhì)中的傳輸線串?dāng)_問(wèn)題及優(yōu)化工作中,所做的數(shù)學(xué)分析與EM仿真結(jié)果相一致。所提出的基于數(shù)據(jù)傳輸行為的串?dāng)_優(yōu)化方式,能夠以及少的代價(jià)的情況下顯著提升TSV傳輸帶寬。
[Abstract]:Three-dimensional integrated circuit based on Through Silicon via via hole vertical interconnect has become the trend of development in the future. This technology of vertical interconnection directly through perforation can provide shorter transmission paths and higher bandwidth. However, more and more TSV per unit area. The reliability of the signal has become a major problem. In view of this problem, this paper analyzes the noise problem in the process of high-speed transmission based on TSV from the theoretical level by establishing the noise model. In this paper, a feasible design optimization scheme is proposed. In this paper, the 3D crosstalk model and S-parameter mathematical model of TSV are established successively. The accuracy of the model is verified by 3D software simulation and mathematical calculation. Then the model is built for the widely used Si-Interposer interconnection structure. Based on the S-parameter model, crosstalk related noise, such as Peak-to-Peak noise, transmission delay and bit error rate, are studied. Finally, a method of optimizing transmission is proposed from the system level. The results show that the crosstalk noise model can well reflect the high-speed crosstalk problem of TSV transmission lines in different environments. The S-parameter model is consistent with EM simulation results. The results of Peak-to-Peak noise and delay analysis of multiple TSV clusters are consistent with those of SPICE. For Si-Interposer surface transmission line model. Crosstalk problem of Transmission Line in Multilayer medium and its Optimization. The proposed crosstalk optimization method based on data transmission behavior can significantly increase the bandwidth of TSV with less cost.
【學(xué)位授予單位】：上海交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TN401

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 林萬(wàn)孝;21世紀(jì)新型三維集成電路[J];機(jī)械與電子;1995年06期

2 杜秀云;唐禎安;;三維集成電路工作熱載荷工況的有限元仿真[J];系統(tǒng)仿真學(xué)報(bào);2012年02期

3 Yoichi AKasaka ,黃定禮;三維集成電路的發(fā)展趨勢(shì)[J];微電子學(xué);1988年05期

4 王高峰;趙文生;;三維集成電路中的關(guān)鍵技術(shù)問(wèn)題綜述[J];杭州電子科技大學(xué)學(xué)報(bào);2014年02期

5 李波 ,李文石 ,周江;三維集成電路的性能計(jì)算[J];中國(guó)集成電路;2005年02期

6 中野元雄,王秀春;三維集成電路[J];微電子學(xué);1984年04期

7 Philip Garrou;;3D集成電路將如何實(shí)現(xiàn)?[J];集成電路應(yīng)用;2009年03期

8 李文石;二維和三維集成電路的熱阻計(jì)算[J];微電子學(xué);2005年05期

9 高文超;周強(qiáng);錢旭;蔡懿慈;;應(yīng)用于三維集成電路解析式布局的層分配算法[J];計(jì)算機(jī)應(yīng)用;2013年06期

10 朱國(guó)良,張鶴鳴,胡輝勇,李發(fā)寧,舒斌;三維CMOS集成電路技術(shù)研究[J];電子科技;2004年07期

相關(guān)博士學(xué)位論文 前6條

1 杜秀云;三維集成電路熱問(wèn)題的不確定性分析方法研究[D];大連理工大學(xué);2014年

2 高文超;基于非線性規(guī)劃的三維集成電路布局算法研究[D];中國(guó)礦業(yè)大學(xué)（北京）;2013年

3 錢利波;基于硅通孔技術(shù)的三維集成電路設(shè)計(jì)與分析[D];西安電子科技大學(xué);2013年

4 王鳳娟;基于硅通孔（TSV）的三維集成電路（3D IC）關(guān)鍵特性分析[D];西安電子科技大學(xué);2014年

5 劉曉冬;三維集成電路硅通孔匹配和倒裝芯片布線算法研究[D];復(fù)旦大學(xué);2013年

6 趙文生;三維集成電路中新型互連結(jié)構(gòu)的建模方法與特性研究[D];浙江大學(xué);2013年

相關(guān)碩士學(xué)位論文 前6條

1 武文珊;三維集成電路硅通孔動(dòng)態(tài)功耗優(yōu)化[D];西安電子科技大學(xué);2014年

2 熊波;三維集成電路中新型TSV電容提取方法研究[D];西安電子科技大學(xué);2014年

3 陳振陽(yáng);三維集成電路TSV模型及高可靠傳輸研究[D];上海交通大學(xué);2015年

4 蘆杰亮;基于TSV的三維集成電路分割算法的研究[D];上海交通大學(xué);2014年

5 劉蓓;三維集成電路測(cè)試時(shí)間的優(yōu)化方法研究[D];合肥工業(yè)大學(xué);2011年

6 江鵬;TSV功耗建模與3D NoC功耗分析[D];西安電子科技大學(xué);2012年

，

本文編號(hào)：1488827