本文關(guān)鍵詞： 無關(guān)位填充 低功耗內(nèi)建自測試 電路　出處：《計算機仿真》2017年08期 　論文類型：期刊論文

【摘要】：對電路分布路徑低功耗內(nèi)建自測試,在電路故障檢測方面具有重要意義。電路功耗內(nèi)建自測時,需對電路構(gòu)造距離序列進行尋優(yōu),傳統(tǒng)方法主要通過對電路的X位做低功耗填充,無法對電路構(gòu)造距離序列進行尋優(yōu),導(dǎo)致故障測試結(jié)果不準確。提出無關(guān)位填充的電路低功耗內(nèi)建自測試方法。將測試向量與掃描鏈中響應(yīng)數(shù)據(jù)分塊相容,待測電路的功耗劃分為動態(tài)功耗和靜態(tài)功耗,依據(jù)劃分結(jié)果獲取電路節(jié)點的動態(tài)功耗,計算出連續(xù)輸入測試矢量序列的電路功耗,得到電路的平均功耗和峰值功耗,獲取待測電路時序邏輯之間的數(shù)據(jù)傳遞關(guān)系,融合于改進細胞自動機構(gòu)造預(yù)確定距離序列,利用遺傳理論對該距離序列進行尋優(yōu),得到最佳預(yù)確定測試序列,完成電路低功耗內(nèi)建自測試,達到電路故障檢測的目的。仿真結(jié)果表明,所提方法檢測電路故障精確度高。
[Abstract]:Low-power built-in self-test of circuit distribution path is of great significance in circuit fault detection. When the circuit power built-in self-test, it is necessary to optimize the circuit construction distance sequence. The traditional method can not optimize the circuit construction distance sequence by filling the X bit of the circuit with low power consumption. The fault test results are inaccurate. A low power built-in self-test method with independent bit filling is proposed. The test vector is compatible with the response data partitioned in the scan chain. The power consumption of the circuit under test is divided into dynamic power consumption and static power consumption. According to the partition results, the dynamic power consumption of the circuit node is obtained, and the circuit power consumption of the continuous input test vector sequence is calculated. The average power consumption and peak power consumption of the circuit are obtained, and the data transfer relationship between sequential logic of the circuit under test is obtained, which is fused to the improved cellular automata to construct the pre-determined distance sequence. Genetic theory is used to optimize the distance sequence to obtain the best pre-determined test sequence. The low power consumption built-in self-test of the circuit is completed and the purpose of circuit fault detection is achieved. The simulation results show that. The proposed method has high accuracy in detecting circuit faults.
【作者單位】： 青海民族大學(xué)計算機學(xué)院;
【分類號】：TN407
【正文快照】： 1引言目前,隨著電子技能化技術(shù)的不斷提升,集成電路系統(tǒng)復(fù)雜度和其工藝復(fù)雜度也在逐漸的增加,促使了集成電路測試面臨著很多的挑戰(zhàn)[1-3]。在實際的集成電路測試中,電路測試數(shù)據(jù)量增長迅速,需要消耗大量的測試時功耗,降低了電路的可靠性[4-6]。低功耗內(nèi)建自測試方法可以構(gòu)造預(yù)

【相似文獻】

相關(guān)期刊論文 前10條

1 李輝;汪鵬君;;基于動態(tài)邏輯的MPRM電路低功耗優(yōu)化設(shè)計[J];電路與系統(tǒng)學(xué)報;2010年05期

2 王艷琴,鄺繼順,周哲;基于靜態(tài)邏輯蘊涵的電路功耗優(yōu)化[J];微電子學(xué)與計算機;2005年03期

3 徐勇軍 ,韓銀和 ,李華偉 ,李曉維;組合電路功耗敏感性統(tǒng)計分析[J];計算機輔助設(shè)計與圖形學(xué)學(xué)報;2005年01期

4 陳海波;電路設(shè)計中實現(xiàn)低功耗途徑的探討[J];太原師范學(xué)院學(xué)報(自然科學(xué)版);2003年02期

5 張會紅;汪鵬君;顧幸生;;基于種群協(xié)同進化算法的固定極性動態(tài)邏輯電路功耗優(yōu)化[J];華東理工大學(xué)學(xué)報(自然科學(xué)版);2011年01期

6 崔立功,焦憲亮;馬氏鏈在VLSI電路功耗估計中的應(yīng)用[J];山東電子;2004年02期

7 林培恒;張盛兵;;一種基于FPGA的RTL級電路功耗評估方法[J];科學(xué)技術(shù)與工程;2009年08期

8 劉丹單;鄔齊榮;馬瑤;龔敏;;CMOS電路的低功耗邏輯綜合[J];四川大學(xué)學(xué)報(自然科學(xué)版);2007年01期

9 干雪;葉錫恩;夏銀水;;基于XOR門的靜態(tài)邏輯電路功耗優(yōu)化技術(shù)[J];寧波大學(xué)學(xué)報(理工版);2006年02期

10 俞海珍;汪迪生;汪鵬君;;基于DTPSO算法的混合極性XNOR/OR電路功耗優(yōu)化[J];電路與系統(tǒng)學(xué)報;2013年01期

相關(guān)會議論文 前1條

1 王艷琴;鄺繼順;;基于靜態(tài)邏輯蘊涵的電路功耗優(yōu)化[A];第三屆中國測試學(xué)術(shù)會議論文集[C];2004年

相關(guān)碩士學(xué)位論文 前2條

1 王艷琴;基于靜態(tài)邏輯蘊涵的組合電路功耗優(yōu)化[D];湖南大學(xué);2005年

2 劉晶;微電子系統(tǒng)功耗估算與監(jiān)測的仿真研究[D];蘇州大學(xué);2011年

，

本文編號：1480386