本文關(guān)鍵詞：一種無片外存儲的高性能二維DWT架構(gòu)　出處：《西安電子科技大學學報》2017年04期 　論文類型：期刊論文

  更多相關(guān)文章： 離散小波變換 超大規(guī)模集成電路 集成電路設(shè)計 無乘法器 無片外存儲

【摘要】：二維離散小波變換是一種常用的圖像處理方法.由于其計算量大,常被設(shè)計為硬件電路實現(xiàn).現(xiàn)有二維離散小波變換的硬件架構(gòu)均需要存儲大量輸入圖像數(shù)據(jù),存儲開銷較大.為此,筆者設(shè)計了一種高性能的二維離散小波變換架構(gòu),使用了一種橫向掃描的串行二輸入無乘法器架構(gòu),并消除了片外存儲需求.對于一幅N×N的輸入圖像,系統(tǒng)的總存儲需求縮減到10 N字節(jié).另外,文中還使用了正則有符號數(shù)乘法器替代傳統(tǒng)乘法器,將關(guān)鍵路徑延時縮短至約一個加法器延時.經(jīng)過硬件分析,對比現(xiàn)有其他架構(gòu),本架構(gòu)的總晶體管數(shù)量減少4%,硬件效率提高了33%以上.
[Abstract]:Two dimensional discrete wavelet transform is a commonly used method of image processing. Because of its large amount of computation is often designed for hardware implementation. The hardware architecture of the existing two-dimensional discrete wavelet transform to the input image data storage, storage overhead is large. Therefore, the author designed a high performance two-dimensional discrete wavelet transform architecture, the use of the serial input of a horizontal scanning two multiplier architecture, and eliminates the external storage requirements. For the input image of a N * N, the total storage requirement of the system is reduced to 10 N bytes. In addition, the paper also uses the regular number of symbols to replace the traditional multiplier multiplier, will be shortened to critical path delay about an adder delay. After hardware analysis, comparing to other architectures, this architecture reduces the total number of transistor 4%, hardware efficiency is improved by more than 33%.

【作者單位】： 天津大學電子信息工程學院;
【基金】：國家自然科學基金資助項目(61474080)
【分類號】：TN47
【正文快照】： 離散小波變換(Discrete Wavelet Transform,DWT)以其優(yōu)異的時頻局部特性和良好的去相關(guān)能力,作為多分辨率分析的有效工具,在信號處理和視頻壓縮等領(lǐng)域獲得了廣泛的應(yīng)用[1].由于DWT計算量較大,為了滿足實時處理的需求,需要將算法運行在硬件電路上以提升計算速度.因此,設(shè)計高效

【相似文獻】

相關(guān)期刊論文 前3條

1 王芳;朱珂;周曉方;;一種應(yīng)用于2D-DWT的減少規(guī)整化乘算法[J];復(fù)旦學報(自然科學版);2006年04期

2 鄭曉菁;;基于RS和DWT—IOSVM的模擬電路故障診斷[J];計算機測量與控制;2014年03期

3 梅魁志,鄭南寧,王勇,蘭旭光,吳勇;DWT和位平面編碼器的接口存儲控制設(shè)計[J];微電子學與計算機;2004年01期

，

本文編號：1432703