本文關鍵詞：TSV互連結構傳輸性能分析及故障建模研究　出處：《微電子學與計算機》2016年06期 　論文類型：期刊論文

  更多相關文章： 三維集成電路 信號完整性 硅通孔 回波損耗 短路故障

【摘要】：隨著集成電路復雜度的提高以及半導體制造工藝水平的不斷發(fā)展,硅通孔(Through Silicon Via)TSV技術成為三維集成電路的一種主流互連技術,建立單個TSV的三維物理模型,通過回波損耗來分析不同物理參數(shù)和尺寸變化對信號傳輸性能的影響;利用硅通孔的參數(shù)提取模型對其進行RLC參數(shù)的提取,并建立等效的電路模型和故障電路模型.掃描頻率在10GHz范圍內(nèi),利用故障電路末端電壓來分析故障的大小,同時通過最小二乘法擬合一條根植電壓曲線來判斷故障大小.
[Abstract]:With the increasing complexity of integrated circuits and the continuous development of semiconductor manufacturing technology. Silicon through Silicon Via)TSV technology has become a mainstream interconnection technology for 3D integrated circuits, and a 3D physical model of a single TSV is established. The influence of different physical parameters and sizes on the signal transmission performance is analyzed by echo loss. The RLC parameters are extracted by the parameters extraction model of the silicon through hole, and the equivalent circuit model and the fault circuit model are established. The scanning frequency is in the range of 10GHz. The fault size is analyzed by using the terminal voltage of the fault circuit, and the fault size is judged by fitting a root voltage curve by the least square method.
【作者單位】： 桂林電子科技大學電子工程與自動化學院;桂林電子科技大學機電工程學院;
【基金】：國家自然科學基金項目(51465013) 桂林電子科技大學研究生創(chuàng)新項目(GDYCSZ201443,GDYCSZ201480) 廣西自動檢測技術與儀器重點實驗室主任基金(YQ15109) 廣西研究生教育創(chuàng)新計劃資助項目(YCSZ2014142)
【分類號】：TN405.97
【正文快照】： 1引言當前集成電路向著高性能、高密度、高集成化發(fā)展,三維堆疊提升了芯片的性能,減了面積和延遲,隨著頻率的升高,信號經(jīng)過TSV互連結構傳輸后出現(xiàn)一定的衰減,甚至完全失真.然而三維集成電路還處于起步階段,半導體制造工藝水平有限,TSV制作過程中會出現(xiàn)不可避免的缺陷.短路缺陷

【參考文獻】

相關期刊論文 前2條

1 蔣劍鋒;趙振宇;鄧全;朱文峰;周康;;3D SRAM中的TSV開路故障模型研究[J];計算機工程與科學;2014年12期

2 龐誠;王志;于大全;;TSV結構的幾種SPICE模型仿真[J];半導體技術;2013年10期

相關碩士學位論文 前1條

1 李琰;TSV建模與耗散分析[D];西安電子科技大學;2014年

【共引文獻】

相關期刊論文 前3條

1 尚玉玲;錢偉;李春泉;豆鑫鑫;;TSV互連結構傳輸性能分析及故障建模研究[J];微電子學與計算機;2016年06期

2 梁穎;林訓超;黃春躍;邵良濱;張欣;;基于正交設計的硅通孔信號完整性分析[J];電子元件與材料;2015年05期

3 尚玉玲;馬劍鋒;李春泉;;復雜互連結構傳輸性能分析及等效電路[J];半導體技術;2015年05期

【二級參考文獻】

相關期刊論文 前6條

1 秦飛;王s，

本文編號：1428766