本文關(guān)鍵詞：PCB參數(shù)對LPDDR3信號完整性的影響　出處：《蘭州理工大學(xué)學(xué)報》2017年02期 　論文類型：期刊論文

  更多相關(guān)文章： LPDDR 信號完整性 PCB HSPICE DQ/CA通道 WAVEVIEW

【摘要】：以并行總線LPDDR3(low power double data rate 3sdram)為例,結(jié)合某手機(jī)芯片分別對其數(shù)據(jù)通道(DQ)及地址通道(CA)進(jìn)行建模仿真,通過眼圖測量分析得到影響信號質(zhì)量的最佳參數(shù)組合,最終優(yōu)化印制電路板(PCB)的設(shè)計.通過以上幾方面的研究分析,再次驗(yàn)證并強(qiáng)調(diào)了不同PCB參數(shù)對關(guān)鍵接口信號的影響及其在高速電路設(shè)計中的重要性.
[Abstract]:Take the parallel bus LPDDR3(low power double data rate 3SDRAM as an example. The data channel (DQ) and the address channel (CAA) of a mobile phone chip are modeled and simulated, and the best parameter combination which affects the signal quality is obtained through the eye chart measurement and analysis. Finally, the design of printed circuit board (PCB) is optimized. The influence of different PCB parameters on the key interface signal and its importance in high-speed circuit design are verified and emphasized again.
【作者單位】： 蘭州理工大學(xué)電氣工程與信息工程學(xué)院;蘭州理工大學(xué)甘肅省工業(yè)過程先進(jìn)控制重點(diǎn)實(shí)驗(yàn)室;
【基金】：甘肅省自然科學(xué)基金(2014GS02493)
【分類號】：TN41
【正文快照】： 730050)超大規(guī)模電路工藝已達(dá)到深亞微米水平,而這些工藝和規(guī)模的變化必然使板級設(shè)計面臨更多的問題和更大的挑戰(zhàn),電子產(chǎn)品小型化及高性能的趨勢使設(shè)計必然面對同一塊板上由數(shù)字、模擬及射頻混合設(shè)計技術(shù)所帶來的分布效應(yīng)問題,此外,設(shè)計者還面臨由于系統(tǒng)時鐘頻率的提高所引起

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 陳辰;信號完整性工具匯入主流[J];電子產(chǎn)品世界;1996年12期

2 魏敬和,陳軍寧,柯導(dǎo)明,吳建輝,陸生禮;一種分析高速時鐘網(wǎng)絡(luò)信號完整性的有效方法[J];電子學(xué)報;2004年02期

3 張希;行波折反射法在信號完整性的研究中的應(yīng)用[J];印制電路信息;2005年01期

4 張楷;;高速并行總線信號完整性測試技術(shù)[J];中國集成電路;2007年01期

5 周俊;許凱華;劉玉華;董淑云;;基于仿真的高速電路主板系統(tǒng)信號完整性研究[J];計算機(jī)工程與設(shè)計;2010年08期

6 黃震;;高速電路信號完整性探討[J];艦船電子對抗;2010年03期

7 王寅;;高速電路中的信號完整性及仿真[J];電子測試;2010年08期

8 焦鍵;;集成電路中信號完整性的分析[J];科技信息;2010年24期

9 王婷;;信號完整性仿真自動化的概念與設(shè)計[J];黑龍江科技信息;2010年32期

10 周路;賈寶富;;信號上升或下降時間對高速電路信號完整性影響的研究[J];現(xiàn)代電子技術(shù);2011年06期

相關(guān)會議論文 前10條

1 鄒京;夏建峰;黎鐵軍;竇強(qiáng);;電子封裝信號完整性設(shè)計技術(shù)研究[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

2 蘇琦;郭昕;李研;;片上信號完整性研究與測試[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

3 駱再紅;石丹;高攸綱;;信號完整性問題中的串?dāng)_仿真及分析[A];電波科學(xué)學(xué)報[C];2011年

4 曹誠;費(fèi)元春;;高速電路中關(guān)于信號完整性的幾點(diǎn)分析[A];2005年海峽兩岸三地?zé)o線科技學(xué)術(shù)會論文集[C];2005年

5 姚春蓮;葛寶珊;;圖像編碼器硬件設(shè)計中的信號完整性[A];全國第4屆信號和智能信息處理與應(yīng)用學(xué)術(shù)會議論文集[C];2010年

6 李征帆;;高速集成電路的信號完整性問題與電磁場微波技術(shù)[A];2003'全國微波毫米波會議論文集[C];2003年

7 肖洪濤;董惠;張磊;;基于SI仿真的高速電路設(shè)計方法[A];全國電磁兼容學(xué)術(shù)會議論文集[C];2006年

8 常曉夏;曠章曲;吳南健;鄧中亮;;通信SoC設(shè)計中信號完整性問題的分析與解決[A];2005中國通信集成電路技術(shù)與應(yīng)用研討會論文集[C];2005年

9 李小平;黃卡瑪;陳誼;;基于信號完整性仿真分析的高速PCB設(shè)計方法[A];第十四屆全國電磁兼容學(xué)術(shù)會議論文集[C];2004年

10 畢曉瑩;;高速PCB設(shè)計與信號完整性仿真分析[A];第七屆全國印制電路學(xué)術(shù)年會論文集[C];2004年

相關(guān)重要報紙文章 前1條

1 杭州電子科技大學(xué)微電子 CAD研究所 孫玲玲 彭嶸;信號完整性對EDA工具的挑戰(zhàn)[N];計算機(jī)世界;2005年

相關(guān)博士學(xué)位論文 前5條

1 蔣冬初;高速數(shù)字電路的信號傳輸及其噪聲抑制[D];西安電子科技大學(xué);2014年

2 張華;高速互連系統(tǒng)的信號完整性研究[D];東南大學(xué);2005年

3 陳建華;PCB傳輸線信號完整性及電磁兼容特性研究[D];西安電子科技大學(xué);2010年

4 蘇浩航;深亞微米VLSI電源/地線網(wǎng)絡(luò)信號完整性主要問題的算法研究[D];西安電子科技大學(xué);2008年

5 申振寧;板級與封裝級電路系統(tǒng)電磁完整性研究[D];西安電子科技大學(xué);2014年

相關(guān)碩士學(xué)位論文 前10條

1 徐曉丹;高速高密度PCB信號完整性與電源完整性研究[D];西南交通大學(xué);2015年

2 馬劍鋒;復(fù)雜互連結(jié)構(gòu)信號完整性建模及故障測試研究[D];桂林電子科技大學(xué);2015年

3 姜攀;板級信號完整性、電源完整性和電磁干擾研究[D];內(nèi)蒙古大學(xué);2015年

4 楊章平;高速PCB設(shè)計中的信號完整性分析研究[D];電子科技大學(xué);2014年

5 李牛;HDMI視頻接口電路信號完整性設(shè)計[D];上海交通大學(xué);2014年

6 陳瑜琨;基于ATCA架構(gòu)的高速交換設(shè)備信號完整性應(yīng)用研究[D];電子科技大學(xué);2014年

7 李虹楊;納米工藝ASIC物理設(shè)計的實(shí)現(xiàn)和信號完整性優(yōu)化[D];北京工業(yè)大學(xué);2015年

8 何彭;基于HFSS的高速PCB信號完整性研究[D];電子科技大學(xué);2015年

9 魯瑩;高速電路PCB的信號完整性和電源完整性仿真分析[D];西安電子科技大學(xué);2015年

10 原玉章;基于ODB++的印刷電路板信號完整性審查的研究[D];西安電子科技大學(xué);2014年

，

本文編號：1426759