發(fā)布時間：2018-01-12 04:28

  本文關鍵詞：應用于全數(shù)字鎖相環(huán)的數(shù)控LC振蕩器的研究與設計　出處：《華南理工大學》2015年碩士論文　論文類型：學位論文

  更多相關文章： 全數(shù)控LC振蕩器 最小變電容 相位噪聲 調(diào)頻精度

【摘要】：隨著半導體集成電路設計技術進入深亞微米和超深亞微米階段,傳統(tǒng)的模擬射頻電路設計面臨越來越大的困難和挑戰(zhàn),模擬射頻電路數(shù)字化已經(jīng)成為一種趨勢。由美國德州儀器公司首先提出的全數(shù)控LC振蕩器、全數(shù)字鎖相環(huán),及以全數(shù)字鎖相環(huán)為基礎的單片數(shù)字射頻收發(fā)機,是模擬射頻電路數(shù)字化的一個重要途徑,成為該領域的研究熱點。本論文開展基于全數(shù)控LC振蕩器的全數(shù)字鎖相環(huán)的系統(tǒng)特性及其各重要模塊設計的研究,完成了以下工作。(1)分析現(xiàn)有全數(shù)控LC振蕩器中使用的最小變電容結構,提出互補型變?nèi)莨軆啥丝缃庸潭娙萁Y構,從而可以采用較大尺寸的變?nèi)莨軄韺崿F(xiàn)較小的最小變電容值,減小了工藝誤差對設計結果的影響,解決了大擺幅振蕩信號下的非線性問題,緩解了失配電容對的電容值對最小變電容值的限制。在相同工藝相同尺寸下,最小變電容值減小接近50%。(2)結合新型最小變電容結構設計了全數(shù)控LC振蕩器。重點根據(jù)新型最小變電容結構的特性設計了各級數(shù)控變電容陣列。針對Band級變電容陣列,采用反型PMOS變?nèi)莨苋〈鶰IM變?nèi)莨芙Y構,減小了Band級變電容陣列的復雜度。同時針對MC級變電容陣列,采用互補型PMOS變?nèi)莨苋〈葱蚉MOS變?nèi)莨?增加了MOS管的尺寸但提高了MC級變電容陣列的電容調(diào)節(jié)精度,減小了工藝誤差對電容值的影響。最終設計的全數(shù)控LC振蕩器的各級變電容陣列結構簡單、調(diào)頻范圍廣、調(diào)節(jié)精度高。(3)采用180nm CMOS工藝完成了全數(shù)控LC振蕩器的電路設計、版圖設計及仿真驗證。仿真結果表明,本論文提出的新型最小變電容結構能實現(xiàn)7.42a F的最小變電容值。全數(shù)控LC振蕩器的振蕩頻率范圍為3.2~3.8GHz,輸出電壓擺幅為1.75V,中心諧振頻率3.5GHz的相位噪聲為-120d Bc/1MHz,歸一化價值因子FOM為211。在相位噪聲、功耗、FOM等性能指標維持在同等水平的前提下,調(diào)頻精度顯著提高。本論文的研究工作為基于全數(shù)控LC振蕩器的全數(shù)字鎖相環(huán)以及單片數(shù)字射頻收發(fā)機的研究和設計提供了一定的技術參考。
[Abstract]:This paper deals with the design , layout design and simulation of all - digital controlled LC oscillators .

【學位授予單位】：華南理工大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TN752

【參考文獻】

相關博士學位論文 前1條

1 趙暉;基于鎖相環(huán)結構的900MHz CMOS頻率綜合器設計[D];復旦大學;2003年

，

本文編號：1412698