本文關(guān)鍵詞：高效能FPGA毛刺PUF設(shè)計與實現(xiàn)　出處：《計算機輔助設(shè)計與圖形學學報》2017年06期 　論文類型：期刊論文

  更多相關(guān)文章： 物理不可克隆函數(shù) 硬件安全 毛刺PUF

【摘要】：物理不可克隆函數(shù)(PUF)因其特有的唯一性和不可克隆性,在諸多硬件安全領(lǐng)域有廣泛應(yīng)用前景.針對仲裁器PUF和環(huán)形振蕩器PUF硬件資源消耗大的弱點,在毛刺PUF設(shè)計架構(gòu)基礎(chǔ)上,充分利用FPGA中雙路選擇器轉(zhuǎn)換時延和片(Slice)間配置開關(guān)矩陣特性,提出一種高資源利用率的毛刺PUF電路設(shè)計方法.根據(jù)可編程邏輯塊(CLB)所含的不同類型Slice分別設(shè)計相應(yīng)的布局布線方案,通過改變雙路選擇器的輸入狀態(tài)和調(diào)整開關(guān)矩陣中路徑分配的策略控制到達雙路選擇器的時延差,確保產(chǎn)生的"毛刺"信號具有PUF特性.該方法不僅將單位CLB輸出響應(yīng)最高提升至2比特,還可以做到芯片Slice資源100%利用率.實驗結(jié)果表明,利用Xilinx公司Virtex-5芯片實現(xiàn)128比特輸出,在保持原有的較高唯一性(49.61%)的前提下,錯誤率降至2.51%;較原有毛刺PUF設(shè)計在穩(wěn)定性、芯片兼容性和硬件資源使用率方面都有顯著提升.
[Abstract]:This paper presents a method for circuit design with high resource utilization due to its unique uniqueness and unclonable ability . In this paper , a method of circuit design with high resource utilization rate is proposed based on different types of bits contained in programmable logic block ( CLB ) . The method not only makes the output response of unit CLB up to 2 bits , but also makes the chip Slice resource 100 % utilization . The experimental results show that the error rate is reduced to 2.51 % by changing the input state of the two - way selector and adjusting the path allocation in the switch matrix .

【作者單位】： 中國礦業(yè)大學(北京)機電與信息工程學院;清華大學計算機與科學技術(shù)系;
【基金】：國家自然科學基金(61176035)
【分類號】：TN791
【正文快照】： 伴隨著數(shù)字集成電路的高速發(fā)展,各種智能終端和交互設(shè)備融入到互聯(lián)網(wǎng)中,使得整個信息系統(tǒng)更加智能和便捷.但隨之帶來的信息安全問題卻經(jīng)常被忽視,由于智能硬件的普及以及使用環(huán)境的多樣性和復雜性,導致整個系統(tǒng)的風險抵御能力更加脆弱.從硬件的生產(chǎn)加工到最后的購買使用,各個

【相似文獻】

相關(guān)期刊論文 前2條

1 ;恩智浦以物理不可克隆技術(shù)(PUF)強化SmartMX2安全芯片[J];微電腦世界;2013年04期

2 ;[J];;年期

，

本文編號：1411787