發(fā)布時(shí)間：2018-01-07 18:00

  本文關(guān)鍵詞：基于RapidIO的FPGA遠(yuǎn)程更新系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)　出處：《雷達(dá)科學(xué)與技術(shù)》2017年05期 　論文類型：期刊論文

  更多相關(guān)文章： 現(xiàn)場(chǎng)可編程門陣列 快速輸入輸出 遠(yuǎn)程更新 閃存 虛通道

【摘要】：現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)在航電系統(tǒng)領(lǐng)域廣泛應(yīng)用,但是采用JTAG方式更新FPGA程序,效率低下,易受設(shè)備環(huán)境限制而缺乏靈活性,已經(jīng)難以滿足工程應(yīng)用的需求。提出了一種實(shí)現(xiàn)FPGA程序遠(yuǎn)程更新的方案,該方案采用RapidIO總線,以軟件異構(gòu)的方式,構(gòu)建在線更新實(shí)時(shí)通信鏈路。通過(guò)以太網(wǎng)下發(fā)鏡像升級(jí)文件,經(jīng)SRIO交換網(wǎng)絡(luò)傳送至FPGA節(jié)點(diǎn),寫入FLASH配置空間,實(shí)現(xiàn)FPGA程序的遠(yuǎn)程更新。經(jīng)過(guò)測(cè)試,驗(yàn)證了設(shè)計(jì)的正確性和可行性,并有效地提高了FPGA程序更新的速度。
[Abstract]:Field programmable gate array (FPGA) is widely used in the field of avionics system, but using the JTAG FPGA update procedure, low efficiency, easy equipment, environmental constraints and the lack of flexibility, has been difficult to meet the needs of engineering application. A remote update FPGA program, the program uses RapidIO bus to software heterogeneous way, build online update real-time communication link through Ethernet. The upgrade file issued by SRIO image exchange network is transmitted to the FPGA node, write FLASH configuration space, realize the remote update FPGA program. After the test, verify the feasibility and correctness of the design, and effectively improves the FPGA update speed.

【作者單位】： 中國(guó)電子科技集團(tuán)公司第十研究所;
【基金】：所發(fā)展基金科研項(xiàng)目
【分類號(hào)】：TN791
【正文快照】： 0引言近年來(lái),隨著FPGA規(guī)模和性能的不斷提升,使得FPGA在航電系統(tǒng)綜合集成方向有著廣泛的使用。通過(guò)構(gòu)建通用的硬件處理平臺(tái),注入不同的FPGA軟件,實(shí)現(xiàn)系統(tǒng)的多種功能,以支持系統(tǒng)長(zhǎng)生命周期持續(xù)、迭代、滾動(dòng)發(fā)展[1]。通常,FPGA程序更新都是通過(guò)JTAG下載電纜連接計(jì)算機(jī)進(jìn)行配置,

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王玉歡;田澤;蔡葉芳;;RapidIO IP核的驗(yàn)證方法研究[J];計(jì)算機(jī)技術(shù)與發(fā)展;2011年07期

2 ;IDT推出針對(duì)嵌入式市場(chǎng)的高性能、低功耗串行RapidIO交換器[J];電子與電腦;2007年12期

3 何玉紅;趙琨;;基于FPGA的RapidIO總線接口設(shè)計(jì)與實(shí)現(xiàn)技術(shù)[J];計(jì)算機(jī)與網(wǎng)絡(luò);2012年13期

4 劉潔,何賓,韓月秋;基于FPGA的RapidIO核接口芯片的設(shè)計(jì)和實(shí)現(xiàn)[J];微計(jì)算機(jī)應(yīng)用;2004年02期

5 史衛(wèi)民;施春輝;柴小麗;章樂(lè);;基于FPGA的RapidIO-FC轉(zhuǎn)接橋設(shè)計(jì)[J];計(jì)算機(jī)工程;2010年19期

6 施春輝;柴小麗;宋慰軍;章樂(lè);;基于SoPC的前端RapidIO接口設(shè)計(jì)[J];計(jì)算機(jī)工程;2011年20期

7 Ron Warner;;用FPGA實(shí)現(xiàn)第二代串行RapidIO吞吐量的優(yōu)點(diǎn)[J];中國(guó)電子商情(基礎(chǔ)電子);2011年12期

8 吳峰鋒;賈嵩;王源;張大成;;一種低時(shí)延的串行RapidIO端點(diǎn)設(shè)計(jì)方案(英文)[J];北京大學(xué)學(xué)報(bào)(自然科學(xué)版);2013年04期

9 ;IDT推出全新Serial RapidIO Gen2交換器系列[J];電子與電腦;2010年07期

10 ;IDT推出采用Serial RapidIO的優(yōu)化CPRI解決方案滿足快速發(fā)展的無(wú)線市場(chǎng)[J];電子與電腦;2008年03期

相關(guān)會(huì)議論文 前2條

1 陳小波;胡封林;陳吉華;;一種應(yīng)用于串行RapidIO的8B10B編解碼器的設(shè)計(jì)[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

2 李曉歡;胡封林;劉仲;亓磊;;一種高速串行RapidIO時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)[A];第十六屆計(jì)算機(jī)工程與工藝年會(huì)暨第二屆微處理器技術(shù)論壇論文集[C];2012年

相關(guān)博士學(xué)位論文 前1條

1 姚磊;片上網(wǎng)絡(luò)無(wú)虛通道容錯(cuò)路由技術(shù)研究[D];西安電子科技大學(xué);2014年

相關(guān)碩士學(xué)位論文 前9條

1 宋曉蕓;RapidIO交換芯片多播模塊驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)[D];東南大學(xué);2016年

2 郭海英;RapidIO IP核的軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證方法研究[D];西安石油大學(xué);2011年

3 亓磊;3.125Gbps高速串行RapidIO數(shù)據(jù)發(fā)送器設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2010年

4 汪波;基于RapidIO 2.1物理層IP核的數(shù)字控制電路的研究與設(shè)計(jì)[D];湖南大學(xué);2015年

5 陳小波;3.125Gbps串行RapidIO接收器的設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2012年

6 鄒黎;高速串行RapidIO下3.125Gbps CDR中相位插值器的設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

7 孫鋒;支持虛通道動(dòng)態(tài)分配的片上網(wǎng)絡(luò)路由器研究[D];廣東工業(yè)大學(xué);2016年

8 張香香;片上網(wǎng)絡(luò)虛通道分配算法研究[D];西安電子科技大學(xué);2012年

9 尚世同;基于虛通道的GALS點(diǎn)對(duì)點(diǎn)封裝技術(shù)研究[D];西安電子科技大學(xué);2012年

，

本文編號(hào)：1393617