本文關(guān)鍵詞：12位100MHz流水線型ADC行為級建模與仿真　出處：《電腦知識與技術(shù)》2016年24期 　論文類型：期刊論文

  更多相關(guān)文章： Verilog-A 行為級建模 流水線型ADC

【摘要】：為了提高大規(guī)模集成電路的設計效率,該文通過Verilog-A對子ADC、MADC電路、數(shù)字校正電路等關(guān)鍵單元進行建模,最后得到12比特100MHZ的流水線型ADC模型,采用Cadence的Spectre仿真器進行仿真驗證。通過仿真結(jié)果驗證得到SNDR為72.9465d B,SNR為72.9484d B距離理想的12比特ADC模型的SNR只差1.0516d B,ENOD為11.8155距離理想的12比特ADC的ENOD只差0.1845,以此驗證了本文的ADC是高速有效的ADC模型。
【作者單位】： 北方工業(yè)大學;
【分類號】：TN792
【正文快照】： 行為級建模的方法有很多,Matlab/Simulink建模[1],模型通用性和可移植性差。采用VHDL-AMS(VHDL Analog andMixed-Signal Extensions)建模[2],但并沒有創(chuàng)建出針對流水線的實際非理想因素進行特定的流水線結(jié)構(gòu)ADC模型。利用Pspice和Simulink進行聯(lián)合仿真[3],但是普通用戶無法得

【相似文獻】

相關(guān)期刊論文 前10條

1 陳世s，

本文編號：1322406