本文關(guān)鍵詞：面向MVI的SOC測(cè)試調(diào)度方法研究　出處：《哈爾濱工業(yè)大學(xué)》2016年碩士論文　論文類型：學(xué)位論文

  更多相關(guān)文章： MVI的SOC 掃描鏈平衡設(shè)計(jì) 測(cè)試調(diào)度 差分進(jìn)化算法

【摘要】：隨著系統(tǒng)芯片(SOC,System on Chip)集成度提高、功能復(fù)雜度增加,低功耗SOC設(shè)計(jì)成為了主流的設(shè)計(jì)理念。多電壓域(MVI,Multiple Voltage Island)的SOC通過(guò)動(dòng)態(tài)電壓調(diào)整技術(shù)(DVS,Dynamic Voltage Scaling)實(shí)現(xiàn)大幅度的降低系統(tǒng)動(dòng)態(tài)功耗。然而,MVI的SOC測(cè)試挑戰(zhàn)成為了限制其發(fā)展的瓶頸問(wèn)題。在保證測(cè)試故障覆蓋率的前提下,如何高效完成系統(tǒng)級(jí)MVI的SOC測(cè)試成為了研究的熱點(diǎn)和難點(diǎn)問(wèn)題。MVI的SOC測(cè)試具有測(cè)試任務(wù)多、任務(wù)間約束條件多等特點(diǎn)。本文從MVI的SOC最小測(cè)試單元的測(cè)試時(shí)間優(yōu)化、測(cè)試資源分配優(yōu)化、測(cè)試任務(wù)間約束這三個(gè)方面著手來(lái)提高M(jìn)VI的SOC測(cè)試效率、降低其測(cè)試時(shí)間成本。MVI的SOC最小測(cè)試單元是可復(fù)用IP核。為降低MVI的SOC最小測(cè)試單元的測(cè)試時(shí)間,本文分析研究了IP核掃描鏈平衡設(shè)計(jì)技術(shù)并提出了基于動(dòng)態(tài)參考值和平均值的二次分配算法。國(guó)際標(biāo)準(zhǔn)測(cè)試集ITC’02 SOC上的對(duì)比實(shí)驗(yàn)結(jié)果表明,本文提出的啟發(fā)式方法能很好解決掃描鏈平衡設(shè)計(jì)問(wèn)題,有效縮短MVI的SOC最小測(cè)試單元的測(cè)試時(shí)間。測(cè)試資源分配優(yōu)化也是提高M(jìn)VI的SOC測(cè)試效率的有效途徑。優(yōu)秀的測(cè)試資源分配策略能高效合理的指定IP核與測(cè)試資源間所屬關(guān)系來(lái)提高測(cè)試并行性。本文提出了差分進(jìn)化算法(DE,Differential Evolution Algorithm)來(lái)解決這一資源優(yōu)化問(wèn)題。概率操作和混合變異策略等改進(jìn)能保證DE算法的高效性。對(duì)比實(shí)驗(yàn)表明:DE算法在解決測(cè)試資源優(yōu)化問(wèn)題時(shí)的有效性和高效性。MVI的SOC測(cè)試調(diào)度在最小測(cè)試單元的測(cè)試時(shí)間優(yōu)化、測(cè)試資源優(yōu)化的基礎(chǔ)上,進(jìn)一步考慮測(cè)試任務(wù)間的約束條件從而確定各測(cè)試任務(wù)的測(cè)試位置及其順序。本文提出了啟發(fā)式算法、基于DE的迭代式算法分別來(lái)解決測(cè)試任務(wù)間約束問(wèn)題。對(duì)比實(shí)驗(yàn)表明:基于DE的迭代式算法優(yōu)化效果更佳。在不增加硬件開銷的情況下,MVI的SOC測(cè)試調(diào)度策略能有效縮短其系統(tǒng)測(cè)試時(shí)間。
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN407
，

本文編號(hào)：1308513