本文關(guān)鍵詞：NBTI效應(yīng)對數(shù)字集成電路組合邏輯延遲的影響研究

  更多相關(guān)文章： NBTI效應(yīng) 延遲退化 反應(yīng)-擴散模型 組合邏輯電路 路徑解析

【摘要】：深納米量級的工藝下,器件特征尺寸的減小對集成電路的可靠性設(shè)計提出了更高的要求。低電場下的負(fù)偏壓溫度不穩(wěn)定(NBTI)效應(yīng)已然成為影響電路性能的一項重要失效機制。對于數(shù)字電路中的邏輯器件而言,長期受到負(fù)偏壓會導(dǎo)致器件的閾值電壓發(fā)生10%以上的偏移,引起電路延遲時間的退化。當(dāng)柵氧化層厚度降至3nm以下,NBTI效應(yīng)更成為了限制電路壽命最主要的因素。因此,對數(shù)字邏輯電路中NBTI效應(yīng)的影響研究迫在眉睫。本文基于優(yōu)化的門級NBTI反應(yīng)-擴散模型,對數(shù)字組合邏輯電路和時序邏輯電路受NBTI效應(yīng)的影響進行了研究與分析,設(shè)計了考慮NBTI效應(yīng)情況下電路延遲時間退化的系統(tǒng)性計算方法。主要工作和成果有：1.確立門級NBTI模型,計算NBTI效應(yīng)影響下器件的閾值電壓漂移量,并對數(shù)字邏輯電路中的各個邏輯門電路進行考慮閾值電壓漂移的延遲退化仿真,并采用函數(shù)進行數(shù)據(jù)擬合,給出邏輯門電路延遲退化的基本計算方法。2.基于延遲時間的傳遞,提出考慮NBTI效應(yīng)的數(shù)字邏輯門路徑延遲退化計算思路,對由基本邏輯門串聯(lián)而成的邏輯電路路徑進行考慮NBTI效應(yīng)的延遲退化分析。3.根據(jù)組合邏輯電路Verilog網(wǎng)表的語法特征,編寫程序設(shè)計電路結(jié)構(gòu)解析器,將組合邏輯電路的路徑信息進行解析。設(shè)計邏輯電路NBTI退化分析器,計算整個組合邏輯電路所有路徑由于NBTI效應(yīng)導(dǎo)致的延遲退化,并以用戶界面的形式呈現(xiàn),提供對任意組合邏輯電路進行一鍵式路徑解析分析、NBTI退化計算、關(guān)鍵路徑識別、最大延遲計算的整套思路。4.對D觸發(fā)器進行考慮閾值電壓漂移的延遲退化仿真和數(shù)據(jù)擬合,將邏輯路徑延遲退化計算的思路引入時序邏輯,提供計算NBTI效應(yīng)對時序邏輯電路延遲退化影響的系統(tǒng)性方法。
【學(xué)位授予單位】：華東師范大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN431.2

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 唐廣芝;關(guān)于組合邏輯電路的教學(xué)體會[J];現(xiàn)代技能開發(fā);2003年03期

2 張京英;組合邏輯電路中的競爭冒險現(xiàn)象的判斷和消除[J];青海師范大學(xué)學(xué)報(自然科學(xué)版);2003年02期

3 侯文霞;組合邏輯電路中多余項的設(shè)計應(yīng)用[J];濰坊學(xué)院學(xué)報;2003年06期

4 劉秀珍;“組合邏輯電路的設(shè)計方法”教學(xué)說課設(shè)計[J];衛(wèi)生職業(yè)教育;2005年12期

5 魏萍;;組合邏輯電路的冒險現(xiàn)象的仿真分析[J];光盤技術(shù);2008年10期

6 左全生;;組合邏輯電路設(shè)計的一種方法[J];現(xiàn)代電子技術(shù);2008年06期

7 卞元紅;;試談組合邏輯電路的分析和設(shè)計問題[J];科協(xié)論壇(下半月);2009年11期

8 何其貴;余春平;;組合邏輯電路的競爭與險象研究[J];信息系統(tǒng)工程;2010年05期

9 胡福云;;組合邏輯電路的競爭冒險及仿真[J];軟件導(dǎo)刊;2012年12期

10 薛普;辛鑫;;組合邏輯電路的分析與設(shè)計[J];科技創(chuàng)業(yè)家;2012年13期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 宋曉玫;韓德紅;;組合邏輯電路的系統(tǒng)講授學(xué)習(xí)方法[A];教育部中南地區(qū)高等學(xué)校電子電氣基礎(chǔ)課教學(xué)研究會第二十屆學(xué)術(shù)年會會議論文集（上冊）[C];2010年

中國重要報紙全文數(shù)據(jù)庫 前2條

1 廊坊市電子信息工程學(xué)院 朱翠芳;組合邏輯電路設(shè)計[N];電子報;2007年

2 南昌 李春玲;“多輸入多無關(guān)項” 組合邏輯電路的設(shè)計方法[N];電子報;2012年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前6條

1 韓健;針對組合邏輯電路的抗輻射加固研究[D];合肥工業(yè)大學(xué);2014年

2 林堯;NBTI效應(yīng)對數(shù)字集成電路組合邏輯延遲的影響研究[D];華東師范大學(xué);2016年

3 尚濤;組合邏輯電路自動合成的方法研究[D];武漢科技大學(xué);2009年

4 馬賀;基于粒計算的組合邏輯電路快速優(yōu)化算法研究[D];太原理工大學(xué);2015年

5 周克城;基于FPGA的組合邏輯電路自動合成的硬件實現(xiàn)[D];武漢科技大學(xué);2011年

6 金紅莉;EDA實驗系統(tǒng)的開發(fā)與應(yīng)用[D];北京郵電大學(xué);2008年

，

本文編號：1245227