本文關(guān)鍵詞：基于FPGA的陣列型紅外傳感讀出電路系統(tǒng)驗證

  更多相關(guān)文章： FPGA驗證 讀出電路 低段時間數(shù)字轉(zhuǎn)換器 架構(gòu)驗證

【摘要】：隨著集成電路規(guī)模和設(shè)計復(fù)雜度的增加,驗證已經(jīng)成為集成電路系統(tǒng)設(shè)計開發(fā)過程中必不可少的一項重要環(huán)節(jié),并占據(jù)了大概70%的設(shè)計時間。由于FPGA能夠真實的模擬設(shè)計中硬件的功能,最貼近于設(shè)計,并且可以快速驗證芯片的的邏輯功能以及部分性能,特別是近些年FPGA芯片的性能不斷增強,因此FPGA原型驗證技術(shù)被越來越多的工程師所采用。在陣列型紅外讀出電路(ROIC)系統(tǒng)設(shè)計過程中,隨著陣列規(guī)模的增大,電路通常難以進行大規(guī)模系統(tǒng)級仿真,因此無法有效地評估電路系統(tǒng)的功能以及性能,迫切需要開展基于FPGA的ROIC陣列電路的驗證工作。本文采用FPGA原型驗證技術(shù)對ROIC電路進行硬件驗證及測試。首先,通過分析ASIC和FPGA物理架構(gòu)的不同,論文完成了ROIC電路的Verilog代碼生成以及修改移植工作,并針對FPGA難以實現(xiàn)數(shù)�；旌想娐返膯栴},本文基于FPGA中的PLL設(shè)計了一個多相高頻時鐘電路,完成ROIC電路中的模擬電路-低段TDC電路的替換工作。然后,本文對現(xiàn)有的多種系統(tǒng)架構(gòu)進行分析闡述,并結(jié)合特定的設(shè)計要求,基于FPGA進行ROIC電路系統(tǒng)架構(gòu)驗證,從面積、功耗、誤碼率等方面評估系統(tǒng)架構(gòu)性能優(yōu)劣,選擇TDC局部共享型架構(gòu)作為64×64 ROIC電路系統(tǒng)架構(gòu)。最后,在此基礎(chǔ)上,采用“模塊級-系統(tǒng)級”驗證方法進行64×64 ROIC電路功能和關(guān)鍵性能驗證。本文采用ISE軟件進行ROIC電路的FPGA實現(xiàn)和仿真驗證,并通過NEXYS 4驗證平臺進行板級調(diào)試驗證。仿真驗證結(jié)果表明,原有ASIC設(shè)計具有多處邏輯設(shè)計錯誤,經(jīng)修改后重新進行驗證,最后的板級驗證結(jié)果表明,64×64 ROIC電路功能正常,無邏輯錯誤,并能夠?qū)崿F(xiàn)1ns的時間分辨率。通過FPGA驗證結(jié)果分析,基于FPGA的ROIC系統(tǒng)驗證可以有效驗證ROIC電路的系統(tǒng)架構(gòu)性能,快速發(fā)現(xiàn)并解決ASIC設(shè)計的邏輯錯誤,準確驗證電路的功能和時間分辨率性能。
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN791;TN21

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 吳金;袁德軍;王燦;陳浩;鄭麗霞;孫偉鋒;;GM-APD陣列型紅外傳感讀出電路設(shè)計與實現(xiàn)（英文）[J];Journal of Southeast University(English Edition);2016年01期

2 鄭麗霞;楊俊浩;吳金;董懷朋;劉釗;;一種Gm-APD陣列型讀出電路的設(shè)計與實現(xiàn)[J];微電子學(xué);2014年01期

3 楊安生;黃世震;;基于ARM SoC的FPGA原型驗證[J];電子器件;2011年03期

4 楊毅;郭立;史鴻聲;;可編程頂點處理器FPGA驗證平臺的設(shè)計與實現(xiàn)[J];中國科學(xué)技術(shù)大學(xué)學(xué)報;2009年11期

5 童子權(quán);白錦玲;;LVDS傳輸技術(shù)在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用[J];國外電子測量技術(shù);2009年02期

6 寇松峰;陳錢;顧國華;季爾優(yōu);;基于4元APD陣列的激光測距技術(shù)研究[J];激光與紅外;2008年06期

7 孫玉煥;;64位CPU的FPGA原型驗證[J];現(xiàn)代電子技術(shù);2007年21期

8 豐玉田;付宇卓;趙峰;;大規(guī)模SoC設(shè)計中的高效FPGA驗證技術(shù)的研究與實現(xiàn)[J];電子技術(shù)應(yīng)用;2006年02期

9 呂毅;形式化方法介紹及其在工程中的應(yīng)用[J];微電子學(xué)與計算機;2003年10期

10 陸思安,余龍理,陳必龍,何樂年,嚴曉浪;面向系統(tǒng)芯片的驗證策略[J];微電子學(xué);2002年04期

中國博士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 潘華東;飛行時間法無掃描三維成像攝像機的機理和特性研究[D];浙江大學(xué);2010年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前10條

1 邱益波;高性能嵌入式處理器的FPGA驗證[D];上海交通大學(xué);2014年

2 趙學(xué)達;大容量多種信號混合傳輸機制的研究[D];北京郵電大學(xué);2014年

3 車文斌;H.264解碼器的FPGA驗證[D];哈爾濱工業(yè)大學(xué);2013年

4 朱靜浩;陣列APD無掃描激光雷達非均勻性的分析與實驗研究[D];哈爾濱工業(yè)大學(xué);2013年

5 劉慧;基于SOC嵌入式處理器調(diào)試系統(tǒng)的開發(fā)與研究[D];武漢紡織大學(xué);2013年

6 惲林峰;LTE基帶芯片HardPHY子系統(tǒng)的FPGA驗證[D];電子科技大學(xué);2012年

7 謝偉;基于FPGA的DSP原型驗證與測試[D];西安電子科技大學(xué);2012年

8 張斌;基于FPGA的智能卡芯片驗證方法研究與實現(xiàn)[D];北京工業(yè)大學(xué);2011年

9 胡文彬;IC設(shè)計原型驗證技術(shù)研究與實現(xiàn)[D];合肥工業(yè)大學(xué);2010年

10 葉茂;基于VMM的驗證平臺的研究與實現(xiàn)[D];華中科技大學(xué);2008年

，

本文編號：1242203