本文關(guān)鍵詞：高速LVDS信號接收及基于FPGA的串并轉(zhuǎn)換的設(shè)計

  更多相關(guān)文章： LVDS信號接收 FPGA 串并轉(zhuǎn)換

【摘要】：主要介紹高速LVDS差分信號轉(zhuǎn)單端信號接收模塊的設(shè)計,通過TI公司的SN65LVDS386芯片,接收差分信號并轉(zhuǎn)換為單端信號,并基于FPGA實現(xiàn)串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。
【作者單位】： 華中光電技術(shù)研究所—武漢光電國家實驗室;
【分類號】：TN791
【正文快照】： 1引言隨著信息技術(shù)的發(fā)展,數(shù)據(jù)量越來越大。低壓差分信號傳輸技術(shù)(Low VoltageDifferential Signaling,LVDS)是一種滿足當(dāng)今高速數(shù)據(jù)傳輸應(yīng)用的新型技術(shù),它使得信號能在差分PCB線對或平衡電纜上以幾百兆bps的速率傳輸,其低壓幅和低電流驅(qū)動輸出實現(xiàn)了低噪聲和低功耗。在后端需

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 王朔,李剛,于學(xué)敏;基于CPLD的串并轉(zhuǎn)換和高速USB通信設(shè)計[J];單片機與嵌入式系統(tǒng)應(yīng)用;2002年05期

2 付秀蘭;孫立宏;;基于65nm CMOS工藝的高速串并轉(zhuǎn)換電路設(shè)計[J];中國集成電路;2012年04期

3 尹湛華;歐陽明星;;基于CPLD的電子秤邏輯接口設(shè)計[J];電子技術(shù)應(yīng)用;2007年12期

4 ;[J];;年期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前1條

1 賈小燕;在FPGA中利用SoftSerDes技術(shù)實現(xiàn)信號串并轉(zhuǎn)換的研究[D];北京郵電大學(xué);2008年

，

本文編號：1242002