發(fā)布時間：2017-12-01 18:16

  本文關鍵詞：高速LVDS信號接收及基于FPGA的串并轉換的設計

  更多相關文章： LVDS信號接收 FPGA 串并轉換

【摘要】：主要介紹高速LVDS差分信號轉單端信號接收模塊的設計,通過TI公司的SN65LVDS386芯片,接收差分信號并轉換為單端信號,并基于FPGA實現串行數據轉換為并行數據。
【作者單位】： 華中光電技術研究所—武漢光電國家實驗室;
【分類號】：TN791
【正文快照】： 1引言隨著信息技術的發(fā)展,數據量越來越大。低壓差分信號傳輸技術(Low VoltageDifferential Signaling,LVDS)是一種滿足當今高速數據傳輸應用的新型技術,它使得信號能在差分PCB線對或平衡電纜上以幾百兆bps的速率傳輸,其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。在后端需

【相似文獻】

中國期刊全文數據庫 前4條

1 王朔,李剛,于學敏;基于CPLD的串并轉換和高速USB通信設計[J];單片機與嵌入式系統應用;2002年05期

2 付秀蘭;孫立宏;;基于65nm CMOS工藝的高速串并轉換電路設計[J];中國集成電路;2012年04期

3 尹湛華;歐陽明星;;基于CPLD的電子秤邏輯接口設計[J];電子技術應用;2007年12期

4 ;[J];;年期

中國碩士學位論文全文數據庫 前1條

1 賈小燕;在FPGA中利用SoftSerDes技術實現信號串并轉換的研究[D];北京郵電大學;2008年

，

本文編號：1242002