本文關(guān)鍵詞：基于TSV綁定的三維芯片測試優(yōu)化策略

  更多相關(guān)文章： SoC測試 D SoC 測試優(yōu)化 測試成本

【摘要】：本文提出一種三維片上系統(tǒng)(3D So C)的測試策略,針對硅通孔(TSV,Through Silicon Vias)互連技術(shù)的3D So C綁定中和綁定后的測試進(jìn)行優(yōu)化,由于測試時(shí)間和用于測試的TSV數(shù)目都會對最終的測試成本產(chǎn)生很大的影響,本文的優(yōu)化策略在有效降低測試時(shí)間的同時(shí),還可以控制測試用的TSV數(shù)目,從而降低了測試成本.實(shí)驗(yàn)結(jié)果表明,本文的測試優(yōu)化策略與同類僅考慮降低測試時(shí)間的策略相比,可以進(jìn)一步降低約20%的測試成本.
【作者單位】： 清華大學(xué)計(jì)算機(jī)系;清華大學(xué)軟件學(xué)院;
【基金】：國家高技術(shù)研究發(fā)展計(jì)劃(863計(jì)劃)課題(No.2009AA01Z129)
【分類號】：TN407
【正文快照】： 1引言近些年隨著片上系統(tǒng)(So C,System on Chip)的發(fā)展越來越快,片上系統(tǒng)已經(jīng)到了一個(gè)性能的瓶頸,主要是歸結(jié)于電路的延遲越來越大,功耗越來越高.為了延續(xù)摩爾定律[1],三維(3D,3 Dimensional)集成技術(shù)日趨成為了一個(gè)很有前景的解決方案.首先,三維集成技術(shù)可以通過利用硅通孔(T

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 王敏;張虹;閆鵬;;有效消減測試成本的并行技術(shù)分析[J];計(jì)算機(jī)與數(shù)字工程;2010年09期

2 Alexander Braun;;降低測試成本,提高吞吐率[J];集成電路應(yīng)用;2008年09期

3 武勇;;如何降低PCB光板測試成本[J];印制電路信息;2009年S1期

4 John Lukez;以低廉的測試成本和靈活的測試結(jié)構(gòu)測試混合信號器件[J];半導(dǎo)體技術(shù);2005年01期

5 Mike Kondrat;;新的測試程序開發(fā)方法降低了測試成本[J];中國集成電路;2002年11期

6 Mike Kondrat;通過高效的測試程序開發(fā)控制日益增長的非資金測試成本[J];半導(dǎo)體技術(shù);2003年05期

7 Andrew Armutat;適合電子制造商使用的、測試成本更低的新型序列式測試儀器[J];電子質(zhì)量;2005年04期

8 陳緒;;以低廉的測試成本和靈活的測試結(jié)構(gòu)測試混合信號器件[J];中國集成電路;2003年06期

9 John Lukez;以低廉的測試成本和靈活的測試結(jié)構(gòu)測試混合信號器件[J];半導(dǎo)體技術(shù);2005年02期

10 毛世鑫;郭世澤;;降低存儲器件的測試成本[J];電子測試;1998年07期

中國重要報(bào)紙全文數(shù)據(jù)庫 前7條

1 安捷倫科技有限公司;手機(jī)制造商如何降低測試成本[N];中國電子報(bào);2007年

2 彭芳;降低網(wǎng)絡(luò)測試成本[N];中國計(jì)算機(jī)報(bào);2001年

3 ;降低測試成本，，產(chǎn)業(yè)組織試圖制訂ATE外圍接口標(biāo)準(zhǔn)[N];電子報(bào);2007年

4 劉斌　楊育平;氮?dú)獍l(fā)聲器測試技術(shù)安全環(huán)保測試成本低[N];中國石化報(bào);2009年

5 南通富士通微電子有限公司 曹清波;IC測試新要求：兩高兩低[N];中國電子報(bào);2004年

6 羅德與施瓦茨中國有限公司 盛小風(fēng);R&S助推低廉多標(biāo)準(zhǔn)終端[N];通信產(chǎn)業(yè)報(bào);2010年

7 科利登公司混合信號消費(fèi)品市場部總監(jiān) Steve Jennings;如何降低SOC測試成本[N];中國電子報(bào);2004年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前2條

1 董婷婷;低測試成本芯片的ATE和板級測試研究[D];復(fù)旦大學(xué);2013年

2 韓劍坡;PCU03-ABS芯片A/D模塊測試程序開發(fā)[D];天津大學(xué);2007年

本文編號：1147420