本文關(guān)鍵詞：基于UVM的顯示控制輸入模塊驗(yàn)證平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 顯示控制 SystemVerilog UVM 功能覆蓋率

【摘要】：隨著芯片功能集成度越來(lái)越高,面對(duì)眾多集成的IP,前期IP RTL級(jí)功能驗(yàn)證對(duì)保證整個(gè)芯片設(shè)計(jì)正確性以及縮短設(shè)計(jì)周期所發(fā)揮的作用越來(lái)越顯著。然而,傳統(tǒng)的驗(yàn)證方法,由于其結(jié)構(gòu)的擴(kuò)展性和復(fù)用性較差,劣勢(shì)已愈顯突出,而以SystemVerilog語(yǔ)言為基礎(chǔ),結(jié)合先進(jìn)的驗(yàn)證思想已經(jīng)成為驗(yàn)證方法學(xué)研究的主流方向。在這些驗(yàn)證方法學(xué)當(dāng)中,UVM驗(yàn)證方法學(xué)以其較高的可擴(kuò)展和可復(fù)用性而被IC設(shè)計(jì)公司廣泛采用。圖形處理器(GPU)的顯示控制輸入模塊的主要功能是通過(guò)VGA接口接收輸入的視頻數(shù)據(jù),處理有效視頻數(shù)據(jù)后發(fā)送至存儲(chǔ)控制模塊進(jìn)行緩存,隨后顯示控制輸出模塊讀取視頻數(shù)據(jù),進(jìn)行處理并輸出顯示。采用傳統(tǒng)直接驗(yàn)證法驗(yàn)證顯示控制輸入模塊時(shí),難以對(duì)實(shí)際工作中的幀數(shù)據(jù)和故障進(jìn)行有效的建模,并且對(duì)驗(yàn)證結(jié)果正確性分析非常復(fù)雜。此外,采用傳統(tǒng)直接驗(yàn)證法驗(yàn)證效率較低,而且驗(yàn)證覆蓋率難以保證。因此,為了提高驗(yàn)證覆蓋率、縮短驗(yàn)證工作周期,采用更先進(jìn)的驗(yàn)證方法非常有必要。針對(duì)上述問(wèn)題,本論文基于UVM驗(yàn)證方法學(xué)理論規(guī)劃顯示控制輸入模塊驗(yàn)證方案,搭建基于UVM的驗(yàn)證環(huán)境。本驗(yàn)證平臺(tái)重新設(shè)計(jì)平臺(tái)架構(gòu),增加與display_env并列的cpu_env環(huán)境,該環(huán)境用來(lái)在仿真開始時(shí)配置DUT以及參考模型中相關(guān)寄存器的初始值。驗(yàn)證組件較通用UVM驗(yàn)證組件有眾多的功能優(yōu)化和增加,在事物級(jí)建模方面,實(shí)現(xiàn)三種TLM建模,分別用于激勵(lì)產(chǎn)生,寄存器初始值配置以及數(shù)據(jù)對(duì)比;在vi_driver中,使用任務(wù)實(shí)現(xiàn)按TV或VESA時(shí)序驅(qū)動(dòng)數(shù)據(jù);在vi_modle中,利用SystemVerilog語(yǔ)言編寫YCbCr轉(zhuǎn)RGB函數(shù),TV時(shí)序轉(zhuǎn)VESA時(shí)序函數(shù)以及行緩沖錯(cuò)誤處理函數(shù)等,從而實(shí)現(xiàn)RTL功能完全模擬;在vi_scoreboard中,實(shí)現(xiàn)非同步對(duì)比,誤差容錯(cuò)機(jī)制以及對(duì)比結(jié)果出錯(cuò)停止功能。驗(yàn)證過(guò)程中完整地提取顯示控制輸入模塊功能點(diǎn),實(shí)現(xiàn)抽象事物級(jí)建模,編寫大量復(fù)雜的sequence和覆蓋率收集代碼,從而實(shí)現(xiàn)對(duì)該模塊的功能點(diǎn)完全仿真驗(yàn)證。驗(yàn)證過(guò)程共找到多處RTL功能錯(cuò)誤,最終使其語(yǔ)句,分支覆蓋率均達(dá)到98%以上,功能覆蓋率達(dá)到100%,實(shí)現(xiàn)該模塊完全驗(yàn)證。結(jié)果表明,相對(duì)于傳統(tǒng)的直接驗(yàn)證法,基于UVM驗(yàn)證方法學(xué)搭建驗(yàn)證平臺(tái)周期短,可重用性強(qiáng),適合復(fù)雜SoC功能驗(yàn)證,體現(xiàn)了UVM驗(yàn)證方法學(xué)的基本思想。
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN407

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前3條

1 孫長(zhǎng)江;艾德培;;基于OVM的IP驗(yàn)證[J];集成電路應(yīng)用;2012年05期

2 何麗梅;郭育華;溫志開;馬果;;基于VMM的可重用FPGA驗(yàn)證平臺(tái)[J];國(guó)外電子測(cè)量技術(shù);2009年12期

3 須自明;劉戰(zhàn);王國(guó)章;于宗光;;各種驗(yàn)證技術(shù)在SoC設(shè)計(jì)中的應(yīng)用[J];微計(jì)算機(jī)信息;2006年02期

，

本文編號(hào)：1144748