本文關(guān)鍵詞：基于QCA的全加器設(shè)計與應(yīng)用研究

  更多相關(guān)文章： 量子元胞自動機 時鐘方案 改進的五輸入擇多門 全加器 加法器 乘法器

【摘要】：近年來,集成電路技術(shù)飛速發(fā)展。隨著器件特征尺寸進入納米量級,出現(xiàn)了一系列諸如漏電流、高功耗、復(fù)雜布線與串擾等非理想現(xiàn)象,嚴重影響了集成電路的發(fā)展,因此需要有新的技術(shù)來取代CMOS技術(shù)�？蒲腥藛T研發(fā)出多種新型的納米器件如量子元胞自動機(Quantum-dot cellular automata, QCA)、單電子晶體管、共振隧穿二極管等。其中,量子元胞自動機以其獨特的結(jié)構(gòu)特性和組裝形式提供了一種全新的計算和信息處理模式。與經(jīng)典電路相比,QCA電路功耗更低、集成度更高、運算速度更快,種種優(yōu)點使其成為最有可能取代傳統(tǒng)CMOS技術(shù)的納米技術(shù)。目前,QCA電路已被廣泛研究,傳統(tǒng)電路中的存儲器、觸發(fā)器、加法器、乘法器等電路已經(jīng)可以實現(xiàn),而且由QCA搭建的FPGA系統(tǒng)也有所發(fā)展。本文主要致力于QCA全加器的設(shè)計與應(yīng)用研究。首先是對QCA的基礎(chǔ)知識進行介紹,然后對QCA電路中的時鐘方案進行歸納總結(jié)。最后通過前期對QCA電路設(shè)計以及基本邏輯單元的研究分析,對原有的五輸入擇多門提出改進并運用到全加器電路中。結(jié)果表明本文所設(shè)計的全加器不但穩(wěn)定性強,而且在元胞數(shù)目以及電路占用面積上都有優(yōu)勢。在此基礎(chǔ)上,進一步研究全加器在數(shù)字電路中的應(yīng)用,將全加器運用到大規(guī)模電路中,包括多位加法器以及乘法器。結(jié)果表明電路不僅能實現(xiàn)正確的功能,而且比以往的電路性能更好。
【關(guān)鍵詞】：量子元胞自動機 時鐘方案 改進的五輸入擇多門 全加器 加法器 乘法器
【學(xué)位授予單位】：合肥工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN402
【目錄】：

• 致謝7-8
• 摘要8-9
• ABSTRACT9-15
• 第一章 緒論15-19
• 1.1 課題背景15-16
• 1.2 目前研究進展16-17
• 1.3 研究內(nèi)容以及章節(jié)安排17-19
• 第二章 QCA簡介19-35
• 2.1 元胞19-21
• 2.1.1 四量子點的元胞19-20
• 2.1.2 五量子點的元胞20-21
• 2.2 元胞之間的響應(yīng)21-23
• 2.3 時鐘23-25
• 2.3.1 時鐘的第一階段：switch24
• 2.3.2 時鐘的第二階段：hold24
• 2.3.3 時鐘的第三階段：release24
• 2.3.4 時鐘的第四階段：relax24-25
• 2.4 QCA電路設(shè)計的仿真軟件25-26
• 2.4.1 數(shù)字仿真引擎25
• 2.4.2 非線性逼近仿真引擎25-26
• 2.4.3 雙穩(wěn)態(tài)仿真引擎26
• 2.4.4 仿真引擎的總結(jié)26
• 2.5 QCA電路的基本單元26-32
• 2.5.1 直線傳輸線26-27
• 2.5.2 彎角傳輸線27-28
• 2.5.3 扇出傳輸線28
• 2.5.4 反相器28-29
• 2.5.5 三輸入擇多門29-31
• 2.5.6 五輸入擇多門31-32
• 2.6 信息傳遞過程中的交叉32-34
• 2.6.1 共面交連32-33
• 2.6.2 異面交連33
• 2.6.3 兩種交聯(lián)結(jié)構(gòu)的比較33-34
• 2.7 本章小結(jié)34-35
• 第三章 QCA電路的時鐘方案35-40
• 3.1 一維時鐘方案35-36
• 3.2 二維時鐘方案36-39
• 3.2.1 普通二維時鐘方案36-37
• 3.2.2 改進型二維時鐘方案37-39
• 3.3 無規(guī)律時鐘方案39
• 3.4 本章小結(jié)39-40
• 第四章 QCA電路的應(yīng)用40-51
• 4.1 組合邏輯電路40-45
• 4.1.1 二進制轉(zhuǎn)格雷碼電路40-43
• 4.1.2 多路數(shù)據(jù)選擇器43-45
• 4.2 時序邏輯電路45-50
• 4.2.1 觸發(fā)器45-47
• 4.2.2 存儲器47-50
• 4.3 本章小結(jié)50-51
• 第五章 基于改進五輸入擇多門QCA全加器設(shè)計以及應(yīng)用51-67
• 5.1 改進的五輸入擇多門51-52
• 5.2 改進的五輸入擇多門構(gòu)建全加器52-54
• 5.3 全加器的穩(wěn)定性54-58
• 5.4 全加器的應(yīng)用58-65
• 5.4.1 加法器58-60
• 5.4.2 乘法器60-65
• 5.5 本章小結(jié)65-67
• 第六章 總結(jié)與展望67-68
• 6.1 本文總結(jié)67
• 6.2 展望67-68
• 參考文獻68-72
• 攻讀碩士學(xué)位期間的學(xué)術(shù)活動及成果情況72

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 胡全連;全加器的設(shè)計及比較[J];南昌航空工業(yè)學(xué)院學(xué)報(自然科學(xué)版);2001年04期

2 吳昆,馬雷;量子全加器構(gòu)造的探討[J];量子電子學(xué)報;2004年01期

3 付春平;談全加器在組合電路中的應(yīng)用[J];職大學(xué)報(自然科學(xué)版);2004年02期

4 呂虹,張海峰;一種高速全加器運算單元[J];華東理工大學(xué)學(xué)報;2004年06期

5 汪宇飛;鄭鑫;;一種新的全加器設(shè)計方案[J];科學(xué)技術(shù)與工程;2006年11期

6 張愛華;夏銀水;;面向低功耗的全加器優(yōu)化設(shè)計[J];微電子學(xué);2007年04期

7 周德金;孫鋒;于宗光;;高性能全加器設(shè)計技術(shù)研究[J];電子與封裝;2008年01期

8 江耀曦;高劍;;基于多數(shù)決定邏輯非門的低功耗全加器設(shè)計[J];現(xiàn)代電子技術(shù);2010年16期

9 張南生;蔡理;馮朝文;;基于量子元胞自動機容錯全加器的設(shè)計[J];微電子學(xué)與計算機;2010年11期

10 雷路路;沈繼忠;;低功耗CMOS三值四輸入全加器設(shè)計及其應(yīng)用[J];浙江大學(xué)學(xué)報(理學(xué)版);2011年03期

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 劉帥;基于QCA的全加器設(shè)計與應(yīng)用研究[D];合肥工業(yè)大學(xué);2016年

2 趙軍紅;集成式高性能低功耗Quasi-Pseudo-NMOS/DT-CPL-TG全加器電路設(shè)計[D];西安電子科技大學(xué);2005年

3 田喜賀;納米級CMOS高速低功耗加法器設(shè)計研究[D];西安電子科技大學(xué);2010年

，

本文編號：1115913