本文關(guān)鍵詞：基于UVM的UART系統(tǒng)級驗(yàn)證平臺設(shè)計

  更多相關(guān)文章： 系統(tǒng)級驗(yàn)證 UART SOPC芯片 SystemVerilog UVM

【摘要】：近年來,隨著集成電路的規(guī)模和復(fù)雜度的提升,驗(yàn)證工作的難度不斷增加。驗(yàn)證的完備性和驗(yàn)證效率的提升成為了驗(yàn)證工作的關(guān)鍵難點(diǎn),傳統(tǒng)的驗(yàn)證語言已經(jīng)遠(yuǎn)遠(yuǎn)不能滿足當(dāng)前對集成電路驗(yàn)證的需求。本文主要針對一個通用異步收發(fā)傳輸器(Universal Asynchronous Receiver/Transmitter, UART)模塊的系統(tǒng)級驗(yàn)證平臺的設(shè)計進(jìn)行了研究。該UART模塊處于一款信息處理的片上可編程系統(tǒng)(System On a Programmable Chip, SOPC)芯片之中。本驗(yàn)證平臺在充分利用通用驗(yàn)證方法學(xué)(Universal Verification Methodology, UVM)中的工廠(factory)機(jī)制、序列(sequence)機(jī)制、相(phase)機(jī)制以及寄存器模型等的基礎(chǔ)上,根據(jù)系統(tǒng)級驗(yàn)證需求將平臺分成系統(tǒng)級組件和UART模塊通用驗(yàn)證組件(Universal Verification Component, UVC)這兩層,其中系統(tǒng)級組件包括系統(tǒng)頂層、系統(tǒng)環(huán)境以及系統(tǒng)配置組件等。在系統(tǒng)級驗(yàn)證平臺和SOPC芯片系統(tǒng)的軟硬件交互方面,本文采用通用輸入輸出(General Purpose Input Output, GPIO)接口與驗(yàn)證平臺互發(fā)中斷的方式讓系統(tǒng)級驗(yàn)證平臺與芯片進(jìn)行握手操作,并使用靜態(tài)隨機(jī)存儲器(Static Random Access Memory, SRAM)進(jìn)行系統(tǒng)數(shù)據(jù)的存儲。另外,本文通過功能仿真來說明了整個系統(tǒng)級驗(yàn)證平臺的數(shù)據(jù)通路,并通過搭建UART模塊的通用驗(yàn)證組件、將該模塊驗(yàn)證組件集成到系統(tǒng)級驗(yàn)證環(huán)境中以及進(jìn)行該模塊的系統(tǒng)級驗(yàn)證這三大步來分析說明本系統(tǒng)級驗(yàn)證平臺的可使用性。最后,給出了UART模塊系統(tǒng)級驗(yàn)證的覆蓋率統(tǒng)計結(jié)果,其中包括代碼覆蓋率和功能覆蓋率。本課題所設(shè)計的系統(tǒng)級驗(yàn)證平臺以及編寫的JART模塊通用驗(yàn)證組件已在作者所實(shí)習(xí)的公司的項(xiàng)目中得到應(yīng)用,且本文中UART模塊所在的SOPC芯片已進(jìn)入流片階段。同時,本文所提出的軟硬件交互方法能夠有效解決驗(yàn)證平臺與待驗(yàn)證的設(shè)計之間的信息溝通問題,可供相關(guān)驗(yàn)證人員參考。
【關(guān)鍵詞】：系統(tǒng)級驗(yàn)證 UART SOPC芯片 SystemVerilog UVM
【學(xué)位授予單位】：東南大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN407
【目錄】：

• 摘要4-5
• Abstract5-12
• 第1章 緒論12-16
• 1.1 課題背景與意義12
• 1.2 國內(nèi)外研究現(xiàn)狀12-13
• 1.3 研究內(nèi)容與設(shè)計指標(biāo)13
• 1.3.1 研究內(nèi)容13
• 1.3.2 設(shè)計要求13
• 1.4 論文組織13-16
• 第2章 UVM驗(yàn)證方法學(xué)原理16-26
• 2.1 SystemVerilog概述16-17
• 2.2 UVM原理17-25
• 2.2.1 UVM的相機(jī)制19-20
• 2.2.2 UVM的序列機(jī)制20-22
• 2.2.3 UVM的寄存器模型22-23
• 2.2.4 UVM的工廠機(jī)制23-25
• 2.3 本章小結(jié)25-26
• 第3章 UART模塊介紹及其系統(tǒng)級驗(yàn)證分析26-36
• 3.1 UART模塊所在的SOPC芯片介紹26-28
• 3.2 UART模塊介紹28-30
• 3.3 系統(tǒng)級驗(yàn)證分析30-34
• 3.3.1 系統(tǒng)級驗(yàn)證的流程30-33
• 3.3.2 系統(tǒng)級驗(yàn)證平臺的功能特點(diǎn)33-34
• 3.4 本章小結(jié)34-36
• 第4章 UART系統(tǒng)級驗(yàn)證平臺的設(shè)計36-72
• 4.1 系統(tǒng)級驗(yàn)證平臺架構(gòu)36
• 4.2 系統(tǒng)級驗(yàn)證目錄36-38
• 4.3 系統(tǒng)級驗(yàn)證平臺組件的設(shè)計38-45
• 4.3.1 系統(tǒng)頂層(sys_test_top)的設(shè)計38-40
• 4.3.2 系統(tǒng)環(huán)境(sys_env)的設(shè)計40-44
• 4.3.3 其他系統(tǒng)組件的設(shè)計44-45
• 4.4 UART模塊驗(yàn)證組件的設(shè)計與集成45-63
• 4.4.1 UART模塊驗(yàn)證組件的設(shè)計45-60
• 4.4.2 UART模塊驗(yàn)證組件的集成60-63
• 4.5 軟硬件交互方法63-70
• 4.5.1 一般的軟硬件交互方法63-66
• 4.5.2 本平臺采用的軟硬件交互方法66-70
• 4.6 本章小結(jié)70-72
• 第5章 驗(yàn)證結(jié)果分析72-84
• 5.1 系統(tǒng)數(shù)據(jù)通路分析72-76
• 5.2 UART模塊系統(tǒng)級驗(yàn)證結(jié)果分析76-82
• 5.2.1 UART模塊系統(tǒng)級驗(yàn)證結(jié)果分析76-81
• 5.2.2 UART模塊系統(tǒng)級驗(yàn)證的覆蓋率收集和分析81-82
• 5.3 本章小結(jié)82-84
• 第6章 總結(jié)與展望84-86
• 6.1 總結(jié)84
• 6.2 展望84-86
• 參考文獻(xiàn)86-88
• 攻讀碩士學(xué)位期間發(fā)表的論文88-89
• 致謝89

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 屈玉峰;郭亮;馮根寶;;搭建基于E語言參考模型的驗(yàn)證平臺[J];中國集成電路;2005年09期

2 詹文法,馬俊,張溯,許修兵;一種可重用的驗(yàn)證平臺結(jié)構(gòu)[J];微機(jī)發(fā)展;2005年03期

3 詹文法;李麗;程作仁;張溯;;一種基于總線的可重用驗(yàn)證平臺研究[J];電子技術(shù)應(yīng)用;2006年05期

4 期彤;;新思科技設(shè)計系統(tǒng)、驗(yàn)證平臺雙線出擊[J];電子設(shè)計應(yīng)用;2009年05期

5 張健;黃蓓;王玉艷;;交換控制電路功能驗(yàn)證平臺設(shè)計[J];計算機(jī)工程;2006年16期

6 萬超;申敏;張亞楠;;通道在層次化驗(yàn)證平臺中的應(yīng)用[J];電子測試;2007年05期

7 袁艷;申敏;;覆蓋率技術(shù)的提高在RVM層次化驗(yàn)證方法中的應(yīng)用[J];電子測試;2008年01期

8 宋秀蘭;吳曉波;;高性能驗(yàn)證平臺設(shè)計與搭建[J];電子器件;2008年06期

9 劉芳;謝崢;連志斌;王新安;;一種可重構(gòu)的通用總線接口驗(yàn)證平臺的研究及實(shí)現(xiàn)[J];電子器件;2011年03期

10 王紅衛(wèi);占楊林;梁利平;;以覆蓋率為導(dǎo)向的自動化驗(yàn)證平臺[J];電子測試;2013年05期

中國重要會議論文全文數(shù)據(jù)庫 前6條

1 王立勝;王秉臣;朱波;朱智超;賴安學(xué);;基于大型飛行器的信息系統(tǒng)仿真驗(yàn)證平臺設(shè)計[A];中國宇航學(xué)會深空探測技術(shù)專業(yè)委員會第十屆學(xué)術(shù)年會論文集[C];2013年

2 華靜;;虛擬化技術(shù)構(gòu)建金融云業(yè)務(wù)驗(yàn)證平臺[A];2013年中國通信學(xué)會信息通信網(wǎng)絡(luò)技術(shù)委員會年會論文集[C];2013年

3 徐文進(jìn);田澤;;基于AFDX-ES SOC驗(yàn)證平臺的向量中斷控制器驗(yàn)證研究[A];第十六屆計算機(jī)工程與工藝年會暨第二屆微處理器技術(shù)論壇論文集[C];2012年

4 淮治華;田澤;趙強(qiáng);韓煒;;基于DSP的SoC FPGA原型驗(yàn)證平臺的構(gòu)建與應(yīng)用[A];第十五屆計算機(jī)工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

5 陳小龍;荊濤;;如何在FPGA或ASIC設(shè)計中用TCL為HDL模型搭建自動驗(yàn)證平臺[A];全國第一屆嵌入式技術(shù)聯(lián)合學(xué)術(shù)會議論文集[C];2006年

6 iJ淑媚;灻斐章;周佩廷;R壭憔，

本文編號：1009728